



# HC32F472 系列

## 32 位 ARM® Cortex®-M4 微控制器

---

# 数据手册

Rev1.0 2023 年 12 月

## 产品特性

ARM Cortex-M4 32bit MCU+FPU, 150 DMIPS, 512 KB Flash, 68 KB SRAM, USBFS, 3 CANs (FD/ 2.0B), EXMC, 25 Timers, 3 ADCs, 8 DACs, 2 PGAs, 4 CMPS, 6 UARTs, 4 SPIs, 3 I2Cs, QSPI, AES, HASH (SHA256/ HMAC), FMAC (FIR), MAU

- ARMv7-M 架构 32bit Cortex-M4 CPU，集成 FPU、MPU，支持 SIMD 指令的 DSP，全指令跟踪单元 ETM，及 CoreSight 标准调试单元。最高工作主频 120 MHz，达到 150 DMIPS 或 410 Coremarks 的运算性能
- 内置存储器
  - 最大 512 KByte 的 dual bank Flash memory
  - 最大 64 KByte 的单周期访问高速 SRAM，4 Kbyte 的掉电保持 SRAM。
- 电源，时钟，复位管理
  - 系统电源 (Vcc)：1.8-3.6 V
  - 7 个独立时钟源：外部主时钟晶振 (4-25 MHz)、外部副晶振 (32.768 kHz)、内部高速 RC (16/ 20 MHz)、内部中速 RC (8 MHz)、内部低速 RC (32 kHz)、PLL、内部 WDT 专用 RC (10 kHz)
  - 包括上电复位 (POR)、低电压检测复位 (PVD1R/PVD2R)、端口复位 (NRST) 在内的 15 种复位源，每个复位源有独立标志位
- 低功耗运行
  - 外设功能可以独立关闭或开启
  - 三种低功耗模式：Sleep、Stop、Power down 模式
- 外设运行支持系统显著降低 CPU 处理负荷
  - 16 通道双主机 DMA
  - USBFS 专用 DMA
  - 3 个数据计算单元 (DCU)
  - 数学协处理单元 (MAU)，支持 Sin/ Sqrt
  - 支持 16 阶 FIR 数字滤波器 (FMAC)
  - 支持外设事件相互触发 (AOS)
- 高性能模拟
  - 内置高精度 VREF
  - 3 个独立 12bit 2.5 MSPS ADC
  - 8 个独立 12bit DAC
  - 2 个可编程增益放大器 (PGA)
  - 4 个独立电压比较器 (CMP)
  - 1 个片上温度传感器 (OTS)

### ■ Timer

- 10 个多功能 16bit PWM Timer (Timer6)
- 1 个 16bit 电机 PWM Timer (Timer4)
- 2 个 32bit 通用 Timer (TimerA)
- 4 个 16bit 通用 Timer (TimerA)
- 4 个 16bit 通用 Timer (Timer2)
- 2 个 16bit 基础 Timer (Timer0)
- 实时时钟 Timer (RTC)
- 2 个 WDT，支持内部专用时钟

### ■ 最大 85 个 GPIO

- 最大 59 个 5V-tolerant IO

### ■ 最大 19 个通信接口

- 6 个 USART，支持 ISO7816-3 协议
- 4 个 SPI
- 3 个 I2C，支持 SMBus 协议
- 1 个 QSPI，支持 60 Mbps 高速访问 (XIP)
- 3 个 CAN，支持 CAN2.0B、CAN FD
- 1 个 USB 2.0 内置 FS-PHY，支持 Device/ Host
- 1 个 MDIO

### ■ 外部存储器控制器 EXMC

- 支持静态 Memory 控制器

### ■ 数据加密功能

- AES/ HASH (SHA256/ HMAC) / TRNG

### ■ 封装形式：

- LQFP100 (14×14 mm)
- LQFP48 (7×7 mm)
- BGA64 (4×4 mm)

### 支持型号：

HC32F472JCTI-LQ48	HC32F472JETI-LQ48
HC32F472KCHI-VFBGA64	HC32F472KEHI-VFBGA64
HC32F472PCTI-LQFP100	HC32F472PETI-LQFP100

## 声 明

- ★ 小华半导体有限公司（以下简称：“XHSC”）保留随时更改、更正、增强、修改小华半导体产品和/或本文档的权利，恕不另行通知。用户可在下单前获取最新相关信息。XHSC 产品依据购销基本合同中载明的销售条款和条件进行销售。
- ★ 客户应针对您的应用选择合适的 XHSC 产品，并设计、验证和测试您的应用，以确保您的应用满足相应标准以及任何安全、安保或其它要求。客户应对此独自承担全部责任。
- ★ XHSC 在此确认未以明示或暗示方式授予任何知识产权许可。
- ★ XHSC 产品的转售，若其条款与此处规定不同，XHSC 对此类产品的任何保修承诺无效。
- ★ 任何带有“®”或“™”标识的图形或字样是 XHSC 的商标。所有其他在 XHSC 产品上显示的产品或服务名称均为其各自所有者的财产。
- ★ 本通知中的信息取代并替换先前版本中的信息。

©2023 小华半导体有限公司 保留所有权利

## 目 录

产品特性.....	2
声 明.....	3
目 录.....	4
表索引.....	8
图索引.....	11
<b>1 简介 (Overview) .....</b>	<b>12</b>
1.1    型号命名规则 .....	13
1.2    型号功能对比表.....	14
1.3    功能框图 .....	17
1.4    功能简介 .....	18
1.4.1    CPU .....	18
1.4.2    总线架构 (BUS) .....	18
1.4.3    复位控制 (RMU) .....	19
1.4.4    时钟控制 (CMU) .....	19
1.4.5    电源控制 (PWC) .....	20
1.4.6    初始化配置 (ICG) .....	20
1.4.7    嵌入式 FLASH 接口 (EFM) .....	20
1.4.8    内置 SRAM (SRAM) .....	21
1.4.9    通用 IO (GPIO) .....	21
1.4.10    中断控制 (INTC) .....	21
1.4.11    自动运行系统 (AOS) .....	22
1.4.12    存储保护单元 (MPU) .....	22
1.4.13    键盘扫描 (KEYSCAN) .....	22
1.4.14    内部时钟校准器 (CTC) .....	22
1.4.15    DMA 控制器 (DMA) .....	23
1.4.16    电压比较器 (CMP) .....	23
1.4.17    模数转换器 (ADC) .....	24
1.4.18    数模转换器 (DAC) .....	25
1.4.19    温度传感器 (OTS) .....	25
1.4.20    高级控制定时器 (Timer6) .....	25
1.4.21    通用控制定时器 (Timer4) .....	26
1.4.22    紧急刹车模块 (EMB) .....	26
1.4.23    通用定时器 (TimerA) .....	26

1.4.24	通用定时器 (Timer2) .....	26
1.4.25	通用定时器 (Timer0) .....	26
1.4.26	实时时钟 (RTC) .....	27
1.4.27	看门狗计数器 (WDT) .....	27
1.4.28	串行通信接口 (USART) .....	27
1.4.29	集成电路总线 (I2C) .....	27
1.4.30	串行外设接口 (SPI) .....	29
1.4.31	四线式串行外设接口 (QSPI) .....	30
1.4.32	USB2.0 全速模块 (USBFS) .....	30
1.4.33	可编程逻辑阵列 (PLA) .....	30
1.4.34	高精度参考电压 (VREF) .....	30
1.4.35	CAN FD 控制器 (CAN FD) .....	30
1.4.36	MDIO 串行总线接口 (MDIO) .....	31
1.4.37	外部存储器控制器 (EXMC) .....	31
1.4.38	加密协处理模块 (CPM) .....	31
1.4.39	CRC 计算单元 (CRC) .....	31
1.4.40	数据计算单元 (DCU) .....	31
1.4.41	数学运算单元 (MAU) .....	32
1.4.42	滤波数学加速器 (FMAC) .....	32
1.4.43	调试控制器 (DBG) .....	32
<b>2</b>	<b>引脚配置及功能 (Pinouts) .....</b>	<b>33</b>
2.1	引脚配置图.....	33
2.2	引脚功能表.....	36
2.3	引脚功能说明.....	42
2.4	引脚使用说明.....	45
<b>3</b>	<b>电气特性 (ECs) .....</b>	<b>46</b>
3.1	参数条件 .....	46
3.1.1	最小值和最大值.....	46
3.1.2	典型值.....	46
3.1.3	典型曲线 .....	46
3.1.4	负载电容 .....	46
3.1.5	引脚输入电压 .....	46
3.1.6	电源方案 .....	47
3.1.7	电流消耗测量 .....	48
3.2	绝对最大额定值.....	49

3.3 工作条件 .....	50
3.3.1 通用工作条件 .....	50
3.3.2 上电/掉电时的工作条件 .....	50
3.3.3 复位和电源控制模块特性 .....	51
3.3.4 供电电流特性 .....	53
3.3.5 低功耗模式唤醒时序 .....	61
3.3.6 外部时钟源特性 .....	61
3.3.7 内部时钟源特性 .....	64
3.3.8 PLL 特性 .....	65
3.3.9 存储器（闪存）特性 .....	66
3.3.10 电气敏感性 .....	67
3.3.11 I/O 端口特性 .....	68
3.3.12 I2C 接口特性 .....	74
3.3.13 MDIO 接口特性 .....	75
3.3.14 SPI 接口特性 .....	76
3.3.15 QSPI 接口特性 .....	79
3.3.16 USB 接口特性 .....	80
3.3.17 USART 接口特性 .....	82
3.3.18 JTAG 接口特性 .....	84
3.3.19 SWD 接口特性 .....	86
3.3.20 ETM 接口特性 .....	87
3.3.21 12 位 ADC 特性 .....	88
3.3.22 12 位 DAC 特性 .....	93
3.3.23 温度传感器 .....	96
3.3.24 内置 VREFINT 特性 .....	96
3.3.25 AVCC 分压特性 .....	96
3.3.26 VREF 特性 .....	97
3.3.27 比较器特性 .....	98
3.3.28 EXMC 特性 .....	99
3.3.29 增益可调放大器特性 .....	102
3.3.30 EIRQ 滤波特性 .....	102
3.3.31 USART1 STOP 模式下 RX 滤波特性 .....	102
<b>4 封装信息 .....</b>	<b>103</b>
4.1 封装尺寸 .....	103
4.2 焊盘示意图 .....	106

---

4.3 丝印说明 .....	109
4.4 封装热阻系数 .....	110
<b>5 订购信息 .....</b>	<b>111</b>
<b>版本修订记录 .....</b>	<b>112</b>

## 表索引

表 1-1 型号功能对比表 .....	14
表 1-2 SPI 主要特性 .....	29
表 2-1 引脚功能表 .....	36
表 2-2 Func32~63 表 .....	39
表 2-3 端口配置 .....	40
表 2-4 通用功能规格 .....	41
表 2-5 引脚功能说明 .....	42
表 2-6 引脚使用说明 .....	45
表 3-1 电压特性 .....	49
表 3-2 电流特性 .....	49
表 3-3 热特性 .....	50
表 3-4 通用工作条件 .....	50
表 3-5 上电/掉电时的工作条件 .....	50
表 3-6 复位和电源控制模块特性 .....	51
表 3-7 运行模式电流消耗 1 .....	53
表 3-8 运行模式电流消耗 2 .....	55
表 3-9 运行模式电流消耗 3 .....	56
表 3-10 运行模式电流消耗 4 .....	57
表 3-11 运行模式电流消耗 5 .....	58
表 3-12 低功耗模式电流消耗 .....	59
表 3-13 模拟模块电流消耗 .....	60
表 3-14 低功耗模式唤醒时间 .....	61
表 3-15 高速外部用户时钟特性 .....	61
表 3-16 XTAL 4-25 MHz 振荡器特性 .....	62
表 3-17 XTAL32 振荡器特性 .....	63
表 3-18 HRC 振荡器特性 .....	64
表 3-19 MRC 振荡器特性 .....	64
表 3-20 LRC 振荡器特性 .....	64
表 3-21 SWDTLRC 振荡器特性 .....	64
表 3-22 PLLH 主要性能指标 .....	65
表 3-23 闪存特性 .....	66
表 3-24 闪存编程擦除时间 .....	66
表 3-25 闪存可擦写次数和数据保存期限 .....	66

表 3-26 ESD 特性 .....	67
表 3-27 静态 Latch-up 特性 .....	67
表 3-28 I/O 静态特性 .....	68
表 3-29 输出电压特性 .....	70
表 3-30 I/O 交流特性 .....	72
表 3-31 I2C 电气特性 .....	74
表 3-32 MDIO 电气特性 .....	75
表 3-33 SPI 电气特性 .....	76
表 3-34 QSPI 电气特性 .....	79
表 3-35 USB Full-Speed 电气特性 .....	80
表 3-36 USB Low-Speed 电气特性 .....	81
表 3-37 USART 电气特性 .....	82
表 3-38 USART 最高波特率 .....	82
表 3-39 JTAG 接口特性 .....	84
表 3-40 SWD 接口特性 .....	86
表 3-41 ETM 接口特性 .....	87
表 3-42 ADC 特性 .....	88
表 3-43 高速输入通道静态精度@ $f_{ADC}=60\text{ MHz}$ .....	89
表 3-44 高速输入通道静态精度@ $f_{ADC}=30\text{ MHz}$ .....	89
表 3-45 高速输入通道动态精度@ $f_{ADC}=60\text{ MHz}$ .....	89
表 3-46 高速输入通道动态精度@ $f_{ADC}=30\text{ MHz}$ .....	89
表 3-47 低速输入通道静态精度@ $f_{ADC}=60\text{ MHz}$ .....	90
表 3-48 低速输入通道静态精度@ $f_{ADC}=30\text{ MHz}$ .....	90
表 3-49 低速输入通道动态精度@ $f_{ADC}=60\text{ MHz}$ .....	90
表 3-50 低速输入通道动态精度@ $f_{ADC}=30\text{ MHz}$ .....	90
表 3-51 12-bit DAC 端口输出允许且输出放大器允许时特性 .....	93
表 3-52 12-bit DAC 端口输出允许且输出放大器禁止时特性 .....	94
表 3-53 12-bit DAC 端口输出禁止且输出放大器禁止时特性 .....	95
表 3-54 温度传感器特性 .....	96
表 3-55 内置 VREFINT 特性 .....	96
表 3-56 AVCC 分压特性 .....	96
表 3-57 VREF 特性 .....	97
表 3-58 比较器特性 .....	98
表 3-59 内部 EXCLK 模式的 EXMC 特性 .....	99
表 3-60 反馈 EXCLK 模式的 EXMC 特性 .....	100

表 3-61 增益可调放大器特性 .....	102
表 3-62 EIRQ 滤波特性 .....	102
表 3-63 USART1 STOP 模式下 RX 滤波特性 .....	102
表 4-1 各封装热阻系数参考值 .....	110

## 图索引

图 1-1 型号命名规则.....	13
图 1-2 功能框图.....	17
图 3-1 引脚负载条件（左）与输入电压测量（右） .....	46
图 3-2 电源方案.....	47
图 3-3 电流消耗测量方案.....	48
图 3-4 采用8 MHz 晶振的典型应用 .....	62
图 3-5 采用 32.768 kHz 晶振的典型应用.....	63
图 3-6 I/O 交流特性定义 .....	73
图 3-7 I2C 总线时序定义.....	74
图 3-8 MDIO 时序 .....	75
图 3-9 SPI 时序定义（从机模式，CPHA=0） .....	77
图 3-10 SPI 时序定义（从机模式，CPHA=1） .....	77
图 3-11 SPI 时序定义（主机模式） .....	78
图 3-12 QSPI 时钟时序 .....	79
图 3-13 QSPI 时序定义 .....	79
图 3-14 USB 上升/下降时间及 Cross Over 电压定义.....	81
图 3-15 USART 时钟时序 .....	82
图 3-16 USART (CSI) 输入输出时序 .....	83
图 3-17 JTAG TCK 时钟.....	84
图 3-18 JTAG 输入输出.....	85
图 3-19 SWD SWCLK 时钟 .....	86
图 3-20 SWDIO 输入输出.....	86
图 3-21 TRACE 时钟.....	87
图 3-22 TRACE DATA 输出 .....	87
图 3-23 ADC 精度特性 .....	91
图 3-24 使用 ADC 的典型连接.....	92
图 3-25 电源和参考电源去耦例.....	92
图 3-26 CMP 迟滞特性 .....	98
图 3-27 EXMC 输出信号时序图 .....	101
图 3-28 EXMC 输入信号时序图 .....	101

## 1 简介 (Overview)

HC32F472 系列是基于 ARM® Cortex®-M4 32-bit RISC CPU，最高工作频率 120 MHz 的高性能 MCU。Cortex-M4 内核集成了浮点运算单元（FPU）和 DSP，实现单精度浮点算术运算，支持所有 ARM 单精度数据处理指令和数据类型，支持完整 DSP 指令集。内核集成了 MPU 单元，同时叠加 DMAC 专用 MPU 单元，保障系统运行的安全性。

HC32F472 系列集成了高速片上存储器，包括最大 512 KB 的 Flash、最大 64 KB 的 SRAM、4 KB 的掉电保持 SRAM。集成了 Flash 访问加速单元，实现 CPU 在 Flash 上的单周期程序执行。轮询式总线矩阵支持多个总线主机同时访问存储器和外设，提高运行性能。总线主机包括 CPU、DMA、USB 专用 DMA。除总线矩阵外，支持外设间数据传递，基本算术运算和事件相互触发，可以显著降低 CPU 的事务处理负荷。

HC32F472 系列集成了丰富的外设功能。包括：内置高精度 VREF；3 个独立的 12bit 2.5 MSPS ADC；2 个增益可调 PGA；8 个 12 位 DAC；4 个高速电压比较器（CMP）；10 个多功能 PWM Timer（Timer6）支持 20 路互补 PWM 输出；1 个电机 PWM Timer（Timer4）支持 3 路互补 PWM 输出；4 个 16bit 通用 Timer（TimerA）及 2 个 32bit 通用 Timer(TimerA)支持正交编码输入及 24 路 Duty 独立可设 PWM 输出；13 个串行通信接口（I2C/ UART/ SPI）；1 个 QSPI 接口；3 路 CAN；内置 USBFS PHY 的 USBFS Controller；1 个外部扩展总线控制器，包括 SMC 控制器；1 个数学运算单元（MAU）和 4 个滤波数学加速器（FMAC）。

HC32F472 系列支持宽电压范围（1.8~3.6 V），宽温度范围（-40~105 °C）和各种低功耗模式。

## 典型应用

HC32F472 系列提供 100 pin、48 pin 的 LQFP 封装，64 pin 的 BGA 封装，主要用于中、高速光模块、高精度模拟、多路 CAN 等应用场景。

## 1.1 型号命名规则




图 1-1 型号命名规则

## 1.2 型号功能对比表

表 1-1 型号功能对比表

功能		产品型号					
		HC32F472JCTI	HC32F472JETI	HC32F472KCHI	HC32F472KEHI	HC32F472PCTI	HC32F472PETI
引脚数	48	48	64	64	100	100	
GPIO数	39	39	55	55	85	85	
5V Tolerant GPIO数	29	29	37	37	59	59	
封装	LQFP	LQFP	BGA	BGA	LQFP	LQFP	
温度范围			-40~105 °C				
电源电压范围			1.8~3.6 V				
Memory	Flash	256	512	256	512	256	512
	OTP			134 KByte			
	SRAM			68 KB			
DMA			2unit * 8ch				
外部端口中断			EIRQ * 16vec				
Communication Interfaces	UART			6ch			
	SPI			4ch			
	MDIO			1ch			
	I2C			3ch			
	CAN FD			3ch			
	QSPI			1ch			
	USB FS	1ch	1ch	-	-	1ch	1ch
Timers	Timer0			2unit			
	Timer2			4unit			

功能	产品型号								
	HC32F472JCTI	HC32F472JETI	HC32F472KCHI	HC32F472KEHI	HC32F472PCTI	HC32F472PETI			
Timer	TimerA	6unit							
	Timer4	1unit							
	Timer6	10unit							
	WDT	1ch							
	SWDT	1ch							
	RTC	1ch							
Analog	12bit ADC	3unit, 21ch	3unit, 21ch	3unit, 29ch	3unit, 29ch	3unit, 27ch	3unit, 27ch		
	12bit DAC	2ch	2ch	8ch	8ch	2ch	2ch		
	内置VREF	-	-	✓	✓	-	-		
	PGA	2ch							
	CMP	2ch	2ch	4ch	4ch	2ch	2ch		
	OTS	✓	✓	✓	✓	✓	✓		
DCU		✓							
FMAC		✓							
MAU		✓							
AES256		✓							
HASH (SHA256)		✓							
TRNG		✓							
EXMC		-			✓				
PLA		✓							
频率监测模块 (FCM)		✓							
可编程电压检测功能 (PVD)		✓							
		SWD							

功能	产品型号					
	HC32F472JCTI	HC32F472JETI	HC32F472KCHI	HC32F472KEHI	HC32F472PCTI	HC32F472PETI
调试接口	JTAG					

### 1.3 功能框图




图 1-2 功能框图

## 1.4 功能简介

### 1.4.1 CPU

HC32F472 系列集成了最新一代的嵌入式 ARM® Cortex®-M4 with FPU 32bit 精简指令 CPU，实现了管脚少功耗低的同时，提供出色的运算性能和迅速的中断反应能力。片上集成的存储容量可以充分发挥出 ARM® Cortex®-M4 with FPU 出色的指令效率。CPU 支持 DSP 指令，可以实现高效信号处理运算和复杂算法。单点精度 FPU (Floating Point Unit) 单元可以避免指令饱和，加快软件开发。

### 1.4.2 总线架构 (BUS)

主系统由 32 位多层次 AHB 总线矩阵构成，可实现以下主机总线和从机总线的互连：

- 主机总线
  - Cortex-M4F 内核 CPU-I 总线、CPU-D 总线、CPU-S 总线
  - 系统 DMA\_1 总线、系统 DMA\_2 总线
  - USBFS\_DMA 总线
- 从机总线
  - Flash ICODE 总线
  - Flash DCODE 总线
  - Flash MCODE 总线 (CPU 以外其他主机访问 Flash 的总线)
  - 高速 SRAMH (SRAMH 32 kB) 总线
  - 系统 SRAM (SRAM0 32 kB) 总线
  - 系统 SRAM (Ret SRAM 4 KB) 总线
  - APB1 外设总线 (EMB/ Timers/ SPI/ USART/ AOS/ EFM)
  - APB2 外设总线 (Timers/ SPI/ USART/ SPI/ MDIO)
  - APB3 外设总线 (ADC/ DAC/ TRNG)
  - APB4 外设总线 (FCM/ WDT/ SWDT/ EMU/ CTC/ OTS/ RTC/ VREF/ PLA)
  - APB5 外设总线 (Timers/ CMP/ I2C)
  - AHB1 外设总线 (DMPU/ KEYSAN/ INTC/ DCU/ GPIO/ DMA/ CMU/ MAU/ FMAC)
  - AHB2 外设总线 (CAN1/ USBFS)
  - AHB3 外设总线 (CAN2/ CAN3)
  - AHB4 外设总线 (AES/ HASH/ CRC)
  - AHB5 外设总线 (SMC/ SMCR/ QSPI)

借助总线矩阵，可以实现主机总线到从机总线高效率的并发访问。

### 1.4.3 复位控制 (RMU)

芯片配置了 15 种复位方式：

- 上电复位 (POR)
- NRST 引脚复位 (NRST)
- 欠压复位 (BOR)
- 可编程电压检测 1 复位 (PVD1R)
- 可编程电压检测 2 复位 (PVD2R)
- 看门狗复位 (WDTR)
- 专用看门狗复位 (SWDTR)
- 掉电唤醒复位 (PDRST)
- 软件复位 (SRST)
- MPU 错误复位 (MPUR)
- RAM 奇偶校验复位 (RAMPR)
- RAMECC 复位 (RAMECCR)
- 时钟异常复位 (CKFER)
- 外部高速振荡器异常停振复位 (XTALER)
- Cortex-M4 LOCKUP 复位 (LKUPR)

### 1.4.4 时钟控制 (CMU)

时钟控制单元提供了一系列频率的时钟功能，包括：一个外部高速振荡器、一个外部低速振荡器、一个 PLL 时钟、一个内部高速振荡器、一个内部中速振荡器、一个内部低速振荡器、一个 SWDT 专用内部低速振荡器、时钟预分频器、时钟多路复用和时钟门控电路。

时钟控制单元还提供时钟频率测量功能。时钟频率测量电路 (FCM) 使用测定基准时钟对测定对象时钟进行监视测定。在超出设定范围时发生中断或者复位。

AHB、APB 和 Cortex-M4 时钟都源自系统时钟，系统时钟的源可选择 6 个时钟源：

1. 外部高速振荡器 (XTAL)
2. 外部低速振荡器 (XTAL32)
3. PLLH 时钟 (PLLH)
4. 内部高速振荡器 (HRC)
5. 内部中速振荡器 (MRC)
6. 内部低速振荡器 (LRC)

系统时钟的最大运行时钟频率可以达到 120 MHz。SWDT 有独立的时钟源：SWDT 专用内部低速振荡器（SWDTLRC）。实时时钟（RTC）使用外部低速振荡器或者内部低速振荡器作为时钟源。USB-FS 的 48MHz 时钟可以选择系统时钟 PLLH 作为时钟源。

对于每一个时钟源，在未使用时都可以单独打开和关闭，以降低功耗。

#### 1.4.5 电源控制（PWC）

电源控制器用来控制芯片的多个电源域在多个运行模式和低功耗模式下的电源供给、切换、检测。电源控制器由功耗控制逻辑（PWC）、电源电压检测单元（PWD）构成。

芯片的工作电压（VCC）为 1.8 V 到 3.6 V。电压调节器（LDO）为 VDD 域和 VDDR 域供电，VDDR 电压调压器（RLDO）在掉电模式为 VDDR 域供电。芯片通过功耗控制逻辑（PWC）提供了高速、超低速等两种运行模式，睡眠、停止和掉电等三种低功耗模式。

电源电压检测单元（PWD）提供了上电复位（POR）、掉电复位（PDR）、欠压复位（BOR）、可编程电压检测 1（PWD1）、可编程电压检测 2（PWD2）等功能，其中 POR、PDR、BOR 通过检测 VCC 电压，控制芯片复位动作。PWD1 通过检测 VCC 电压，根据寄存器设定使芯片产生复位或者中断。PWD2 通过检测 VCC 电压或者外部输入检测电压，根据寄存器选择产生复位或者中断。

VDDR 区域在芯片进入掉电模式通过 RLDO 维持电源，保持 4 KB 的 Ret SRAM 的数据。模拟模块配备了专用供电引脚，提高了模拟性能。

#### 1.4.6 初始化配置（ICG）

芯片复位解除后，硬件电路会读取 FLASH 地址 0x0000 0400H~0x000 0045FH 把数据加载到初始化配置寄存器。地址 0x0000 0408~0x0000 040B、0x0000 0414~0x0000 041F、0x0000 0438~0x0000 045F 为保留地址，请写入全 1 保证芯片正常动作。FLASH 引导交换无效时，该区域存在 FLASH 块 0 扇区 0；FLASH 引导交换有效时，该区域存在 FLASH 块 1 扇区 0。用户可通过编程或擦除扇区 0 来修改初始化配置（Initial Config）寄存器。地址 0x0000 0420~0x0000 0437 为数据安全保护使能区。寄存器复位值由 FLASH 地址数据确定。

#### 1.4.7 嵌入式 FLASH 接口（EFM）

FLASH 接口通过 ICODE、DCODE 和 MCODE 总线对 FLASH 进行访问，可对 FLASH 执行编程，擦除和全擦除操作；通过指令预取和缓存机制加速代码执行。

主要特性：

- 两块独立 FLASH 构成 dual bank，可实现 BGO (background operation) 功能
- 最大 134 Kbytes 的 OTP 空间
- ICODE 总线 16 Bytes 预取指

- 两个独立缓存区：ICODE 总线缓存空间 2 Kbytes；DCODE 总线缓存空间 256 bytes
- 支持引导交换功能
- 支持数据安全保护

#### 1.4.8 内置 SRAM (SRAM)

本产品带有 64 KB 系统 SRAM (SRAMH/ SRAM0) 和 4 KB 掉电模式保持 SRAM (Ret SRAM)。

各 SRAM 可按照字节、半字（16 位）或全字（32 位）访问。所有 SRAM (SRAMH/ SRAM0/ Ret SRAM) 读写操作最快可以在 CPU 最高速度（120 MHz）下执行。

Ret SRAM 可在 Power down 模式下提供 4 KB 的数据保持空间。

SRAM0 和 Ret SRAM 带有 ECC 校验（Error Checking and Correcting），ECC 校验为纠一检二码，即可以纠正一位错误，检查两位错误；SRAMH 带有奇偶校验（Even-parity check），每字节数据带有一位校验位。

#### 1.4.9 通用 IO (GPIO)

GPIO 主要特性：

- 每组 Port 配有 16 个 I/O Pin，根据实际配置可能不足 16 个
- 支持上拉和下拉
- 支持推挽、开漏输出模式
- 支持高、中、低型驱动模式
- 支持 CMOS/ Schmitt 两种输入模式自由切换
- 支持外部中断的输入
- 支持 I/O pin 周边功能复用，每个 I/O pin 最多 64 个可选择的复用功能
- 各个 I/O pin 可独立编程
- 各个 I/O pin 可以选择 2 个功能同时有效（不支持 2 个输出功能同时有效）

#### 1.4.10 中断控制 (INTC)

中断控制器(INTC) 选择中断事件作为中断请求送到 NVIC 唤醒 WFI；选择中断事件作为事件输入(RXEV) 唤醒 WFE；选择中断事件唤醒系统低功耗模式（休眠模式和停止模式）；控制外部中断和软件中断。

INTC 的主要规格如下：

- NVIC 中断请求：Cortex-M4 的 NVIC 支持最多 240 个中断请求（IRQ），每个 IRQ 对应一个或多个中断事件  
更多关于异常和 NVIC 编程的说明，请参考《ARM Cortex™ -M4F 技术参考手册》中【第 5 章：异常】和【第 8 章：嵌套向量中断控制器】

- 可编程优先级：16 个可编程优先级（使用了 4 位中断优先级寄存器）
- 不可屏蔽中断：可以独立选择多种系统中断事件作为不可屏蔽中断，且各中断事件配备独立的使能选择、标志、标志清除寄存器
- 配备 16 个外部管脚中断事件
- 配备最多 512 个中断事件
- 配备 32 个软件中断事件
- 中断可唤醒系统休眠模式和停止模式

#### 1.4.11 自动运行系统 (AOS)

自动运行系统 (Automatic Operation System) 用于在不借助 CPU 的情况下实现外设硬件电路之间的联动。利用外设电路产生的事件作为 AOS 源 (AOS Source)，如定时器的比较匹配、定时溢出，RTC 的周期信号、通信模块的收发数据的各种状态（空闲、接收数据满、发送数据结束、发送数据空），ADC 的转换结束等，来触发其他外设电路动作。被触发的外设电路动作称为 AOS 目标 (AOS Target)。

#### 1.4.12 存储保护单元 (MPU)

MPU 可以提供对存储器的保护，通过阻止非授权的访问，可以提高系统的安全性。

本芯片内置了 1 个针对 CPU 的 MPU 单元，1 个针对 CPU 主栈指针的 MPU 单元，1 个针对 CPU 线程栈指针的 MPU 单元，3 个针对 DMA 的 MPU 单元和 1 个针对 IP 的 MPU 单元。

其中 ARM MPU 提供 CPU 对全部 4 G 地址空间的访问权限控制。

MSPMPU/ PSPMPU 分别提供对 CPU 的主栈指针/线程栈指针的保护，指针超出设定范围时，可以设置 MPU 动作为不可屏蔽中断/复位。

SMPU1/ SMPU2/ FMPU 分别提供系统 DMA\_1/系统 DMA\_2/ USBFS-DMA 对全部 4 G 地址空间的读写访问权限控制。对禁止空间发生访问时，可以设置 MPU 动作为无视/总线错误/不可屏蔽中断/复位。

IP MPU 提供非特权模式时对系统 IP 和安全相关 IP 的访问权限控制。

#### 1.4.13 键盘扫描 (KEYSCAN)

本产品搭载键盘控制模块 (KEYSCAN) 1 个单元。KEYSCAN 模块支持键盘阵列（行和列）扫描，列是由独立的扫描输出 KEYOUT<sub>m</sub> ( $m=0\sim7$ ) 驱动，而行 KEYIN<sub>n</sub> ( $n=0\sim15$ ) 则作为 EIRQ<sub>n</sub> ( $n=0\sim15$ ) 输入被检测。本模块通过行扫描查询法实现按键识别功能。

#### 1.4.14 内部时钟校准器 (CTC)

内部时钟校准器 (Clock Trimming Controller, 以下称 CTC) 可以自动校准内部高速振荡器 (HRC)。由于工作环境的影响 HRC 的频率可能会产生偏差，用 CTC 基于外部高精度参考时钟，采用硬件方式自动调整 HRC 的频率以得到一个精准的 HRC 时钟。

CTC 的主要特性如下：

- 三个外部参考时钟源：XTAL、XTAL32、CTCREF
- 用于频率测量并具有重载功能的 16 位校准计数器
- 用于频率校准的 8 位校准偏差值和 6 位校准值
- 用于提示校准失败的错误中断

#### 1.4.15 DMA 控制器（DMA）

DMA 用于在存储器和外围功能模块之间传送数据，能够在 CPU 不参与的情况下实现存储器之间，存储器和外围功能模块之间以及外围功能模块之间的数据交换。

- DMA 总线独立于 CPU 总线，按照 AMBA AHB-Lite 总线协议传输
- 拥有 2 个 DMA 控制单元，共 16 个独立通道，可以独立操作不同的 DMA 传输功能
- 每个通道的启动源通过独立的触发源选择寄存器配置
- 每次请求传输一个数据块
- 数据块最小为 1 个数据，最多可以是 1024 个数据
- 每个数据的宽度可配置为 8 bit、16 bit 或 32 bit
- 可以配置最多 65535 次传输
- 源地址和目标地址可以独立配置为固定、自增、自减、循环或指定偏移量的跳转
- 可产生 3 种中断：块传输完成中断、传输完成中断、传输错误中断。每种中断都可以配置是否屏蔽。其中块传输完成、传输完成可作为事件输出，可作为其它外围模块的触发源
- 支持连锁传输功能，可实现一次请求传输多个数据块
- 支持外部事件触发通道重置
- 不使用时可设置进入模块停止状态以降低功耗

#### 1.4.16 电压比较器（CMP）

电压比较器（Comparator，以下简称 CMP）是将两个模拟电压进行比较并且输出比较结果的外设模块，提供了 2 组，共 4 个比较通道：CMP1/ CMP2、CMP3/ CMP4。

CMP 具有以下主要特性：

- 4 个比较通道可独立进行电压比较
- 同组的两个比较通道组合使用可实现最多 2 组窗口比较
- 每个比较通道的正/负端电压均有多个输入源（IO/ PGA/ DAC/ VREF）供选择
- 噪声滤波器可以对比较器输出滤波，7 种采样时钟可选
- 可使用定时器 PWM 进行比较器输出空白窗口控制
- 可在比较结果的变化沿处产生中断、触发其他外设以及唤醒 STOP 模式
- 比较结果可通过寄存器监视，也可输出到外部管脚 VCOUT

- 比较结果可用于紧急刹车（EMB）以及定时器空白窗口的控制事件
- 软件复位和看门狗复位发生时比较器输出保持
- 迟滞功能

#### 1.4.17 模数转换器（ADC）

12 位 ADC 是一种采用逐次逼近方式的模拟数字转换器。本 MCU 搭载 3 个 ADC 单元，单元 1 和 2 最大支持 24 个通道，单元 3 最大支持 25 个通道，可以转换来自外部引脚、以及芯片内部的模拟信号。模拟输入通道可以任意组合成一个序列，一个序列可以进行单次扫描转换或连续扫描转换。支持对任意指定通道进行连续多次转换并对转换结果进行平均。ADC 模块还搭载模拟看门狗功能，对任意指定通道的转换结果进行监视，检测其是否超出用户设定的范围。

ADC 主要特性：

- 高性能
  - 可配置 12 位、10 位和 8 位分辨率
  - ADC 数字接口时钟 PCLK4 和转换时钟 PCLK2（也称作 ADCLK）的频率比可设置为 1:1、2:1、4:1、8:1、1:2、1:4  
PCLK2 可选与系统时钟 HCLK 异步的 PLL 时钟，此时频率比 PCLK4: PCLK2=1:1  
PCLK2 频率最高支持 60 MHz
  - 采样率：2.5 MSPS（PCLK2=60 MHz，12 位，采样 11 周期，变换 13 周期）
  - 各通道采样时间独立编程
  - 各通道独立数据寄存器
  - 数据寄存器可配置左/右对齐方式
  - 连续多次转换平均功能
  - 模拟看门狗，监视转换结果
  - 不使用时可以将 ADC 模块设定成停止状态
- 模拟输入通道
  - 最大 22 个外部模拟输入通道
  - 三个内部模拟输入：内部基准电压、VREFINT、AVCC 分压
- 转换开始条件
  - 软件设置转换开始
  - 周边外设同步触发转换开始
  - 外部引脚触发转换开始
- 转换模式
  - 2 个扫描序列 A、B，可任意指定单个或多个通道
  - 序列 A 单次扫描

- 序列 A 连续扫描
- 双序列扫描，序列 A、B 独立选择触发源，序列 B 优先级高于 A
- 协同工作模式（适用于具有两个或三个 ADC 的设备）
- 中断与事件信号输出
  - 序列 A 扫描结束中断和事件 ADC\_EOCA
  - 序列 B 扫描结束中断和事件 ADC\_EOCB
  - 模拟看门狗 0 比较中断和事件 ADC\_CMP0
  - 模拟看门狗 1 比较中断和事件 ADC\_CMP1
  - 上述的 4 个事件输出都可启动 DMA

本 MCU 搭载了 2 个单元可编程增益放大器 PGA，增益范围 x2~x32 可选择。模拟输入可以先经过 PGA 电路进行放大，然后再输入到 ADC 模块进行转换。

#### 1.4.18 数模转换器 (DAC)

本 MCU 搭载了 4 个 12 位转换精度的数模转换器单元 DAC1~4。每个 DAC 单元包含两个 D/A 转换通道，可以独立转换也可以同步转换。模拟电压输出范围有两档可设。每个转换通道配有输出缓冲器，可以在没有外部运放时直接驱动外部负载。

DAC 主要特性如下：

- 4 个 DAC 单元，每个单元有两个 D/A 转换通道
- 12 位转换数据可配置成左对齐或者右对齐格式
- 同一个 DAC 单元的两个转换通道可实现同步转换
- 独立的参考电压 VREFH 用于提高转换精度
- 使用输出缓冲器时可选择 1.0x 或者 2.0x 输出增益
- 输出可用于电压比较器 (CMP) 的负端输入
- 输出配缓冲功能，可直接驱动外部负载
- A/D 转换优先模式可减少对 ADC 转换时的干扰
- 软件复位/看门狗复位 DAC 输出保持

#### 1.4.19 温度传感器 (OTS)

OTS 可以获取芯片内部的温度，以支持系统的可靠性操作。使用软件或者硬件触发启动测温后，OTS 提供一组与温度相关的数字量，通过计算公式可以计算得到温度值。

#### 1.4.20 高级控制定时器 (Timer6)

高级控制定时器 6 (Timer6) 是一个 16 位计数宽度的高性能定时器，能在各种复杂应用场景中提供丰富、灵活的搭配组合和各种中断、事件、PWM 输出。该定时器支持锯齿波和三角波两种波形模式，可生成各种 PWM 波形（单边对齐独立 PWM、双边对称独立 PWM、双边对称互补 PWM、双边非对称 PWM）。

等）；单元间可实现软件同步和硬件同步（同步启动、停止、清零、刷新等）；各基准值寄存器支持缓存功能（单级缓存和双级缓存）；支持脉宽测量和周期测量；支持 2 相正交编码和 3 相正交编码；支持 EMB 控制。本系列产品中搭载 10 个单元的 Timer6（U1~10 为 16bit 定时器）。

#### 1.4.21 通用控制定时器（Timer4）

通用控制定时器 4（Timer4）是一个用于三相电机控制的定时器模块，提供各种不同应用的三相电机控制方案。该定时器支持三角波和锯齿波两种波形模式，可生成各种 PWM 波形；支持缓存功能；支持 EMB 控制。本系列产品中搭载 1 个单元的 Timer4。

#### 1.4.22 紧急刹车模块（EMB）

紧急刹车模块是在满足一定条件时产生控制事件输出给定时器，以控制定时器停止向外部电机输出 PWM 信号的功能模块，下列要因用于产生控制事件：

- 外部端口输入电平变化
- PWM 输出端口电平发生同相（同高或同低）
- 电压比较器比较结果
- 系统错误
- 写寄存器软件控制

#### 1.4.23 通用定时器（TimerA）

通用定时器 A（TimerA）是一个具有 16/32 位计数宽度、4 路 PWM 输出的定时器。该定时器支持三角波和锯齿波两种波形模式，可生成各种 PWM 波形（单边对齐 PWM、双边对称 PWM）；支持计数器同步启动；比较基准值寄存器支持缓存功能；支持单元间级联计数；支持 2 相正交编码计数和 3 相正交编码计数。本系列产品搭载 6 个单元 TimerA（U1~U2 为 32 bit 定时器；U3~U6 为 16 bit 定时器），最大可实现 24 路 PWM 输出。

#### 1.4.24 通用定时器（Timer2）

通用定时器 2（Timer2）是一个可以实现同步计数、异步计数方式的基本定时器。该定时器内含 2 个通道（CH-A 和 CH-B）。每个通道均有一个输出端口，可实现基本的方波输出；每个通道均有 2 个输入端口，一个是时钟输入端口，可实现端口异步计数；一个是触发输入端口，可实现定时器启动、停止、清零、计数动作及计数值捕获输入；支持脉宽测量和周期测量。本系列产品中搭载 4 个单元的 Timer2。

#### 1.4.25 通用定时器（Timer0）

通用定时器 0（Timer0）是一个可以实现同步计数、异步计数方式的基本定时器。该定时器内含 2 个通道（CH-A 和 CH-B），可以在计数期间产生比较匹配事件。该事件可以触发中断，也可作为事件输出来控制其它模块等。本系列产品中搭载 2 个单元的 Timer0。

### 1.4.26 实时时钟 (RTC)

实时时钟 (RTC) 是一个以 BCD 码格式保存时间信息的计数器。记录从 00 年到 99 年间的具体日历时。支持 12/ 24 小时两种时制，根据月份和年份自动计算日数 28、29（闰年）、30 和 31 日。

### 1.4.27 看门狗计数器 (WDT)

看门狗计数器有两个，一种是计数时钟源为专用内部 RC (SWDTLRC: 10 KHz) 的专用看门狗计数器 (SWDT)，另一种是计数时钟源为 PCLK3 的通用看门狗计数器 (WDT)。专用看门狗和通用看门狗是 16 位递减计数器，用来监测由于外部干扰或不可预见的逻辑条件造成应用程序背离正常的运行而产生的软件故障。

两个看门狗都支持窗口功能。在计数开始前可预设窗口区间，计数值位于窗口区间时，可刷新计数器，计数重新开始。

### 1.4.28 串行通信接口 (USART)

本产品搭载通用串行收发器模块 (USART) 6 个单元。通用串行收发器模块 (USART) 能够灵活地与外部设备进行全双工数据交换；本 USART 支持通用异步串行通信接口 (UART)，时钟同步通信接口，智能卡接口 (ISO/ IEC7816-3) 和 LIN 通信接口。支持调制解调器操作(CTS/ RTS 操作)，多处理器操作。与 Timer0 模块配合支持 UART 接收 TIMEOUT 功能。USART\_1 支持通过 RX 线唤醒 STOP 模式功能。

具体功能分配如下：

- UART：全通道支持
- 多处理器通信：全通道支持
- 时钟同步通信：全通道支持
- RX 线唤醒 STOP 模式功能：USART\_1 支持
- 小数波特率：全通道支持
- LIN：USART\_3、USART\_6 支持
- 智能卡：USART\_1、USART\_2、USART\_4、USART\_5 支持
- UART 接收超时功能：USART\_1、USART\_2、USART\_4、USART\_5 支持

### 1.4.29 集成电路总线 (I2C)

I2C (集成电路总线) 用作微控制器和 I2C 串行总线之间的接口。提供多主模式功能，可以控制所有 I2C 总线的协议、仲裁。支持标准模式、快速模式，还支持 SMBus 总线。

I2C 主要特性：

- I2C 总线方式、SMBUS 总线方式可选。主机模式、从机模式可选。自动确保与传送速率相对于的各种准备时间、保持时间和总线空闲时间

- 标准模式最大 100 Kbps、快速模式最大 400 Kbps、FM+模式最大 1 Mbps
- 自动生成开始条件、重新开始条件和停止条件，并能检测到总线的开始条件、重新开始条件和停止条件
- 最大支持 128 个从机地址。支持 7 位地址格式和 10 位地址格式。能检测到广播呼叫地址、SMBus 主机地址、SMBus 设备默认地址、SMBus 报警地址
- 发送时可以自动判定应答位。接收时可以自动发送应答位
- 握手功能
- 仲裁功能
- 超时功能，可以检测 SCL 时钟长时间停止
- SCL 输入和 SDA 输入内置数字滤波器，滤波能力可编程
- 通信错误，接收数据满，发送数据空，一帧发送结束，地址匹配一致中断
- 2 级发送接收 FIFO

### 1.4.30 串行外设接口（SPI）

本产品搭载 4 个通道的串行外设接口 SPI，支持高速全双工串行同步传输，方便地与外围设备进行数据交换。用户可根据需要进行三线/四线，主机/从机及波特率范围的设置。

表 1-2 SPI 主要特性

要点	描述
串行通信功能	<ul style="list-style-type: none"><li>支持4线式SPI模式和3线式时钟同步运行模式</li><li>支持全双工和只发送两种通信方式</li><li>可调整通信时钟SCK的极性和相位</li></ul>
数据格式	<ul style="list-style-type: none"><li>可选择数据移位顺序：MSB开始/ LSB开始</li><li>可选择数据宽度：4/5/6/7/8/9/10/11/12/13/14/15/16/20/24/32位</li><li>单次最多可传送或接收4帧宽度为32位的数据</li></ul>
波特率	<ul style="list-style-type: none"><li>主机模式下可通过内置专用波特率发生器对波特率进行调整，波特率范围为PCLK1的2分频~256分频</li><li>从机模式下允许的最大波特率为PCLK1的6分频</li></ul>
数据缓冲	<ul style="list-style-type: none"><li>带有16字节的数据缓冲区域</li><li>支持双重缓冲</li></ul>
错误监测	<ul style="list-style-type: none"><li>模式故障错误监测</li><li>数据过载错误监测</li><li>数据欠载错误监测</li><li>奇偶校验错误监测</li></ul>
片选信号控制	<ul style="list-style-type: none"><li>每个通道配置四根片选信号线</li><li>可对片选信号和通信时钟的相对时序关系进行调整</li><li>可对连续两次通信之间的片选信号无效时间进行调整</li><li>极性可调</li></ul>
主机模式下的传输控制	<ul style="list-style-type: none"><li>通过将数据写入数据寄存器启动传输</li><li>通信自动挂起功能</li></ul>
中断	<ul style="list-style-type: none"><li>接收数据区域已满</li><li>发送数据区域已空</li><li>SPI错误（模式/过载/欠载/奇偶校验）</li><li>SPI空置</li><li>传输完成（仅为事件源）</li></ul>
低功耗控制	<ul style="list-style-type: none"><li>可设置模块停止</li></ul>
其他功能	<ul style="list-style-type: none"><li>SPI初始化功能</li></ul>

### 1.4.31 四线式串行外设接口（QSPI）

四线式串行外设接口（QSPI）是一个存储器控制模块，主要用于和带 SPI 兼容接口的串行 ROM 进行通信。其对象主要包括有串行闪存，串行 EEPROM 以及串行 FeRAM。

### 1.4.32 USB2.0 全速模块（USBFS）

USB 全速（USBFS）控制器为便携式设备提供了一套 USB 通信解决方案。USBFS 控制器支持主机模式和设备模式，且芯片内部集成全速 PHY。主机模式下，USBFS 控制器支持全速（FS, 12 Mb/s）和低速（LS, 1.5 Mb/s）收发器，而设备模式下则仅支持全速（FS, 12 Mb/s）收发器。USBFS 控制器支持 USB2.0 协议所定义的所有四种传输方式（控制传输、批量传输、中断传输和同步传输）。

### 1.4.33 可编程逻辑阵列（PLA）

可配置逻辑阵列为外部引脚提供 256 个可编程数字逻辑操作，而无需 CPU 干预。本模块实现 16 个独立的 PLA 单元。

### 1.4.34 高精度参考电压（VREF）

本 MCU 内嵌了一个高精度参考电压简称（VREF），可以作为 ADC、DAC 的参考电压，也可以通过 VREFH 引脚作为输出，供片外电路使用。

### 1.4.35 CAN FD 控制器（CAN FD）

CAN FD 控制器遵循 CAN 总线 CAN2.0（2.0A、CAN2.0B）和 CAN FD 协议。

CAN 总线控制器可以处理总线上的数据收发，在本产品中，CAN FD 控制器具有 16 组筛选器。筛选器用于为应用程序选择要接收的消息。

CAN FD 控制器中应用程序可通过 1 个高优先级的主发送缓冲器（Primary Transmit Buffer，以下简称 PTB）和 3 个辅发送缓冲器（Secondary Transmit Buffer，以下简称 STB）将发送数据送至总线，由发送调度器决定邮箱发送顺序。通过 8 个接收缓冲器（Receive Buffer，以下简称 RB）获取总线数据。3 个 STB 以及 8 个 RB 可以理解为一个 3 级 FIFO 和一个 8 级 FIFO，FIFO 完全由硬件控制。

CAN FD 总线控制器同时也可以支持时间触发 CAN 通信（Time-trigger communication）。

### 1.4.36 MDIO 串行总线接口（MDIO）

MDIO 接口包含在 IEEE802.3 协议中，是专用于以太 PHY 的管理的串行总线接口，采用 IEEE 802.3 Clause45。MDIO 接口硬件可以接收完整的 MDIO 帧，而无需软件干预。MDIO 接口硬件也可以在没有软件干预的情况下发送完整的 MDIO 帧，只要在接收读数据帧或读后增量地址帧的周转位（TA）之前提供要发送的数据。为了帮助使用和提供相关数据，在每个完整帧的末尾都会生成中断。如果接收到的 PHYADR 或 DEVADD 与预期值不匹配，则不会对帧执行操作。中断也可以在每个有效的 PHYADR 和 DEVADD 之后生成，以允许在帧内进行更复杂的控制。

### 1.4.37 外部存储器控制器（EXMC）

外部存储器控制器 EXMC（External Memory Controller）是一个用来访问各种片外存储器，实现数据交换的独立模块。EXMC 通过配置可以把内部的 AMBA 协议接口转换为各种类型的专用片外存储器通信协议接口，包括 SRAM、PSRAM、NOR Flash 等。

### 1.4.38 加密协处理模块（CPM）

加密协处理模块（CPM）包括 AES 加解密算法处理器、HASH 安全散列算法、TRNG 真随机数发生器三个子模块。

AES 加解密算法处理器遵循美国国家标准技术研究所（NIST）在 2000 年 10 月 2 日正式宣布的新的数据加密标准，分组长度固定为 128 位，而密钥长度支持 128/ 192/ 256 位。

HASH 安全散列算法是 SHA-2 版本的 SHA-256（Secure Hash Algorithm），符合美国国家标准和技术局发布的国家标准“FIPS PUB 180-3”，可以对长度不超过  $2^{64}$  位的消息产生 256 位的消息摘要输出。

TRNG 真随机数发生器是以连续模拟噪声为基础的随机数发生器，提供 64 bit 随机数。

### 1.4.39 CRC 计算单元（CRC）

本模块 CRC 算法遵从 ISO/ IEC13239 的定义，分别采用 32 位和 16 位的 CRC。CRC32 的生成多项式为  $X^{32} + X^{26} + X^{23} + X^{22} + X^{16} + X^{12} + X^{11} + X^{10} + X^8 + X^7 + X^5 + X^4 + X^2 + X + 1$ ，32 位初值为“0xFFFF FFFF”。CRC16 的生成多项式为  $X^{16} + X^{12} + X^5 + 1$ ，16 位初值为“0xFFFF”。

### 1.4.40 数据计算单元（DCU）

数据计算单元（Data Computing Unit）是一个不借助于 CPU 的简单处理数据的模块。每个 DCU 单元具有 3 个数据寄存器，能够进行 2 个数据的加减和比较大小，以及窗口比较功能。本产品搭载 3 个 DCU 单元，每个单元均可独立完成自身功能。

#### 1.4.41 数学运算单元（MAU）

数学运算单元（MAU）是一个内含开方运算和正弦运算两种运算类型的硬件加速运算模块，支持定点数的开方和正弦运算。正弦函数支持  $360^\circ / 2^{12}$  运算精度。

#### 1.4.42 滤波数学加速器（FMAC）

滤波数学加速器（FMAC）是一个 FIR 滤波计算的硬件加速模块。该模块可进行最大 16 阶，且阶数可配置的 FIR 数字滤波。内置  $16 \times 16$  bit 乘法器、 $32+5$  bit 加法器，用户可自定义输出数据精度。本系列产品搭载 4 个 FMAC 模块。

#### 1.4.43 调试控制器（DBG）

本 MCU 的内核是 Cortex™-M4F，该内核包含用于高级调试功能的硬件，支持嵌入式跟踪宏单元（ETM）。利用这些调试功能，可以在取指（指令断点）或访问数据（数据断点）时停止内核。内核停止时，可以查询内核的内部状态和系统的外部状态。查询完成后，将恢复内核和系统并恢复程序执行。


提供两个调试接口：

- 串行调试跟踪接口 SWD
- 并行调试跟踪接口 JTAG


## 2 引脚配置及功能 (Pinouts)

### 2.1 引脚配置图

LQFP100




**LQPF48**



**BGA64**

(Top View)



注: A1 为 Pin 1。

## 2.2 引脚功能表

表 2-1 引脚功能表

LQFP48	BGA64	LQFP100	Pin Name	Analogue	EIRQ/WKUP	TRACE/JTAG	Func0	Func1	Func2	Func3	Func4	Func5	Func6	Func7	Func8	Func9	Func10	Func11	Func12	Func13	Func14	Func15	Func16	Func17	Func18	Func19	Func20	Func21	Func22	Func23	Func24	Func25	Func26	Func32~63																
							GPO	I2C/ADTRG	CMP/SPI/KEY	EXMC/SPI	SPI/QSPI/EXMC	QSPI/KEY	SPI/KEY/EMB	USART	USART	PLA	PLA/TIM6/EMB	TIM6	TIM6/EXMC	TIM6/TIMA	TIM6/TIMA	TIM6/TIMA/ADTRG	TIMA	TIMA/TIMA	TIMA/TIMA	TIMA/TIM2	TIMA/TIM2	TIM4/CTC	TIM2/EMB/CTC/FCM	TIM2/EMB/USB/CMP	MDIO/ADTRG	Other	EVENTOUT	EVENTPORT/ADTRG	Communication Function Group															
-	-	1	PE2		EIRQ2	TRACECLK				EXMC_ADD23	SPI4_NSS3							TIM6_4_P_WMA	TIM6_4_P_WMB			TIMA_5_PWM2/CLKB	TIMA_6_PWM1/CLKA				TIM4_1_OUH					FG1																		
-	-	2	PE3		EIRQ3	TRACED0				EXMC_ADD19	SPI4_NSS2											TIMA_5_PWM3	TIMA_6_PWM2/CLKB				TIM4_1_OUL					FG1																		
-	-	3	PE4		EIRQ4	TRACED1				EXMC_ADD20	SPI4_NSS1											TIMA_5_PWM4	TIMA_6_PWM3				TIM4_1_OVH					FG1																		
-	-	4	PE5		EIRQ5	TRACED2				EXMC_ADD21	SPI4_NSS0											TIMA_5_TRIGIG	TIMA_5_PWM1/CLKA	TIMA_6_PWM4			TIM4_1_OVL					FG1																		
-	-	5	PE6		EIRQ6	TRACED3				EXMC_ADD22	SPI4_SCK											TIMA_5_TRIGIG	TIMA_5_PWM2/CLKB				TIM4_1_CLK					FG1																		
1	-	6	PF2		EIRQ2				CMP4_OUT	EXMC_ADD24		KEYOUT6							TIM6_10_P_WMA	TIM6_10_P_WMB	TIM6_TRIG_B			TIMA_4_TRIG					TIM4_1_OWH	EMB_PORT4				FG2																
2	B2	7	PC13	RTClC0	EIRQ13+WKUP3_1					EXMC_ADD25			KEYOUT5						PLA3OUT	TIM6_7_P_WMA	TIM6_7_P_WMB											RTC_OU_T		EVNTP313	FG2															
3	A2	8	PC14	XTAL32_IN	EIRQ14																											EVNTP314																		
4	A1	9	PC15	XTAL32_OUT	EIRQ15																											EVNTP315																		
-	-	10	VSS																																															
-	-	11	VCC																																															
5	B1	12	PF0	XTAL_IN/XTAL_EXT	EIRQ0				I2C1_SD_A	CMP3_OUT	EXMC_DAT27							PLAIN16			TIM6_9_P_WMA	TIM6_9_P_WMB	TIM6_TRIG_C										TIM4_1_AD_SSM																	
6	C1	13	PF1	XTAL_OUT	EIRQ1				I2C1_SCL	CMP1_OUT	EXMC_ADD29							PLAIN17															TIM4_1_PC_T																	
7	D1	14	NRST																																															
-	E3	15	PC0	ADC123_IN10	EIRQ0				EXMC_ADD0	SPI1_NSS3	KEYOUT4							PLA4OUT	TIM6_7_P_WMA	TIM6_7_P_WMB			TIMA_5_PWM1/CLKA	TIMA_6_PWM1/CLKB										EVENTOUT	EVNTP300	FG2														
-	E2	16	PC1	ADC123_IN11	EIRQ1				CMP3_OUT	EXMC_ADD1	SPI1_NSS2	KEYOUT3						PLA5OUT	TIM6_8_P_WMA	TIM6_8_P_WMB			TIMA_5_PWM2/CLKB	TIMA_6_PWM2/CLKA										EVENTOUT	EVNTP301	FG2														
-	F2	17	PC2	ADC123_IN12	EIRQ2				SPI1_MISO	EXMC_ADD2	SPI1_NSS1	KEYOUT2						PLA6OUT	TIM6_9_P_WMA	TIM6_9_P_WMB			TIMA_5_PWM3	TIMA_6_PWM3										EVENTOUT	EVNTP302	FG2														
-	F1	18	PC3	ADC123_IN13	EIRQ3				SPI1_MOSI	EXMC_ADD3		KEYOUT1						PLA7OUT	TIM6_10_P_WMA	TIM6_10_P_WMB			TIMA_5_PWM4	TIMA_6_PWM4										EMB_PORT2		EVNTP303	FG2													
8	E1	19	AVSS																																															
-	-	20	VREFL																																															
-	G1	21	VREFH																																															
9	H1	22	AVCC																																															
10	G2	23	PA0	ADC123_IN0+CMP1_INM1+RTC1C1	EIRQ0+WKUP0_0				CMP1_OUT	EXMC_ADD10	SPI3_NSS1	KEYOUT4			USART1_CTS	USART2_CTS	PLAIN18	TIM6_TRIG_D	TIM6_1_P_WMA	TIM6_1_P_WMB	TIM6_TRIG_B	TIMA_3_PWM1/CLKA	TIMA_1_PWM1/CLKB	TIMA_3_PWM1/CLKB	TIM2_3_P_WMB/TRIG_B			EMB_PORT3			FCMREF	EVENTOUT	EVNTP100	FG1																
11	H2	24	PA1	ADC123_IN1+CMP1_INP1+CMP2_INP1+RTC_CLK1	EIRQ1				SPI2_NSS1	EXMC_ADD11	SPI3_NSS2	KEYOUT3			USART1_RTS	USART2_RTS	PLAIN19		TIM6_6_P_WMA	TIM6_6_P_WMB	TIM6_TRIG_A	TIMA_4_PWM2/CLKB	TIMA_1_PWM2/CLKA	TIMA_6_PWM2/CLKB	TIM2_4_P_WMB/TRIG_B	TIM2_4_CLKB	TIM2_4_CLKB	TIM2_4_CLKB	TIM2_4_CLKB	TIM2_4_CLKB	TIM2_4_CLKB	TIM2_4_CLKB	TIM2_4_CLKB	TIM2_4_CLKB	TIM2_4_CLKB	TIM2_4_CLKB	TIM2_4_CLKB	TIM2_4_CLKB	TIM2_4_CLKB	TIM2_4_CLKB	EVENTOUT	EVNTP101	FG1							
12	F3	25	PA2	ADC123_IN2+CMP1_INM2+CMP2_INM2	EIRQ2				ADTRG1	CMP2_OUT	EXMC_ADD12	SPI3_NSS3	QSPI_I02	KEYOUT7				PLA0OUT			TIM6_5_TRIG_D	TIMA_5_PWM1/CLKA	TIMA_5_PWM3	TIMA_4_PWM1/CLKA	TIMA_3_PWM3	TIMA_1_PWM1/CLKA	TIMA_3_PWM1/CLKA	TIMA_2_PWM3	TIMA_3_PWM3	TIMA_2_PWM3	TIMA_3_PWM3	TIMA_2_PWM3	TIMA_3_PWM3	TIMA_2_PWM3	TIMA_3_PWM3	TIMA_2_PWM3	TIMA_3_PWM3	TIMA_2_PWM3	TIMA_3_PWM3	TIMA_2_PWM3	TIMA_3_PWM3	TIMA_2_PWM3	TIMA_3_PWM3	TIMA_2_PWM3	TIMA_3_PWM3	MDC	CAN2_TS_T_SAMPL_E	EVENTOUT	EVNTP102	FG1
13	G3	26	PA3	ADC123_IN3+CMP1_INP2+CMP2_INP2	EIRQ3				ADTRG2	SPI2_NSS2	EXMC_ADD13	SPI4_NSS1	QSPI_I03	KEYOUT7				PLA4OUT			TIM6_1_P_WMA	TIM6_1_P_WMB	TIMA_4_PWM3	TIMA_5_PWM3	TIMA_4_PWM3	TIMA_5_PWM3	TIMA_4_PWM3	TIMA_5_PWM3	TIMA_4_PWM3	TIMA_5_PWM3	TIMA_4_PWM3	TIMA_5_PWM3	TIMA_4_PWM3	TIMA_5_PWM3	TIMA_4_PWM3	TIMA_5_PWM3	TIMA_4_PWM3	TIMA_5_PWM3	TIMA_4_PWM3	TIMA_5_PWM3	TIMA_4_PWM3	TIMA_5_PWM3	TIMA_4_PWM3	TIMA_5_PWM3	TIMA_4_PWM3	TIMA_5_PWM3	MDIO	EVENTOUT	EVNTP103	FG1
-	-	27	VSS																																															
-	-	28	VCC																																															
-	C2	-	PF4	HC32F472KCH/HC32F472KEHI:ADC3_IN14	EIRQ4					</td																																								

LQFP48	BGA64	LQFP100	Pin Name	Analog		EIRQ/WKUP	TRACE/JTAG	Func0	Func1	Func2	Func3	Func4	Func5	Func6	Func7	Func8	Func9	Func10	Func11	Func12	Func13	Func14	Func15	Func16	Func17	Func18	Func19	Func20	Func21	Func22	Func23	Func24	Func25	Func26	Func32~63
						GPO	I2C/ADTRG	CMP/SPI/KEY	EXMC/SPI	SPI/QSPI/EXMC	QSPI/KEY/EMB	USART	USART	PLA	PLA/TIM6/EMB	TIM6	TIM6/EXMC	TIM6/TIMA	TIM6/TIMA	TIM6/TIMA/ADTRG	TIMA	TIMA	TIM2	TIM4/CTC	TIM2/EMB/CTC/FCM	TIM2/EMB/USB/CMP	MDIO/ADTRG	Other	EVENTOUT	EVENTPORT/ADTRG	Communication Function Group				
15	F4	30	PA5	HC32F472KCHI/HC32F472KEHI: ADC12_IN5+DAC1_OUT2+CMP1_IN M4+CMP3_INN3+CMP4_INN3 HC32F472JCTI/HC32F472JETI/HC32 F472PCTI: ADC12_IN5+DAC1_OUT2	EIRQ5			SPI2_NSS3	EXMC_ADD15	QSPI_SCK	SPI1_SCK	USART6_CTS			PLA6OUT			TIMA_5_P_WM3	TIMA_1_P_WM1/CLKA	TIMA_1_TRIG	TIMA_3_PWM1	TIMA_3_PWM1/C_LKA	TIMA_2_PWM1	TIMA_2_PWM1/C_LKA	TIM2_1_CLKB	TIM2_1_PC				CAN1_TS_T_SAMPL_E	EVENTOUT	EVNTP105	FG2		
16	G4	31	PA6	HC32F472KCHI/HC32F472KEHI: ADC12_IN6+DAC2_OUT1+CMP2_IN M3+CMP4_INN4 HC32F472JCTI/HC32F472JETI/HC32 F472PCTI/HC32F472PCTI: ADC12_IN6	EIRQ6			CAN3_TS_T_SAMPL_E	CMP1_OUT	EXMC_DAT_A24	QSPI_IO1	SPI1_MISO	USART6_RTS			PLA7OUT			TIMA_5_P_WM4			TIMA_2_PWM1	TIMA_5_PWM1/C_LKA	TIMA_3_PWM1	TIMA_3_PWM1/C_LKA	TIM2_3_CLKA	TIM4_1_OVH	EMB_PORT2	EMB_PORT1			EVENTOUT	EVNTP106	FG2	
17	H4	32	PA7	HC32F472KCHI/HC32F472KEHI: ADC12_IN7+DAC2_OUT2+CMP1_IN P4+CMP2_INP4+CMP2_INN4+CMP3_INN4+PGA1 HC32F472JCTI/HC32F472JETI/HC32 F472PCTI/HC32F472PCTI: ADC12_IN7+PGA1	EIRQ7			ADTRG3	CMP2_OUT	EXMC_DAT_A25	QSPI_IO0	SPI1_MOSI	USART6_CK			PLA1OUT	TIM6_1_P_WMA	TIM6_7_P_WMA	TIM6_1_P_WMB	TIM6_2_PWM1	TIMA_3_PWM4	TIM2_1_PWM1/CLKA	TIM2_1_PWM4	TIM2_1_CLKA	TIM4_1_OWH	TIM2_4_PWM1	TIM2_4_PWM1/CLKA	TIM2_4_CLKA		CAN1_TS_T_CLOCK	EVENTOUT	EVNTP107	FG2		
-	H5	33	PC4	HC32F472KCHI/HC32F472KEHI: ADC12_IN14+DAC3_OUT1 HC32F472PCTI/HC32F472PCTI: ADC12_IN14+	EIRQ4			SPI4_MISO	EXMC_ADD4		KEYOUT0				PLA12OUT			TIM6_TRIGC	TIM6_TRIGA											EVENTOUT	EVNTP304	FG1			
-	H6	34	PC5	HC32F472KCHI/HC32F472KEHI: ADC12_IN15+DAC3_OUT2 HC32F472PCTI/HC32F472PCTI: ADC12_IN15	EIRQ5			SPI4_MOSI	EXMC_ADD5		KEYOUT0				PLA13OUT											EMB_PORT3			EVENTOUT	EVNTP305	FG1				
18	F5	35	PB0	HC32F472KCHI/HC32F472KEHI: ADC123_IN8+CMP1_INP1+CMP4_IN P1+PGA2 HC32F472JCTI/HC32F472JETI/HC32 F472PCTI/HC32F472PCTI: ADC123_IN8+PGA2	EIRQ0			ADTRG1		EXMC_DAT_A21	SPI3_NSS0	KEYOUT2	USART5_CTS		PLAIN8	PLA1OUT	TIM6_8_P_WMA	TIM6_2_P_WMA	TIM6_2_P_WMB	TIM6_8_PWM	TIMA_6_PWM4	TIMA_2_PWM3	TIMA_3_PWM1	TIMA_3_PWM1/C_LKA	TIMA_3_PWM1	TIMA_3_PWM1/C_LKA	TIM2_3_CLKB	TIM4_1_ADAM			RTC_OUT	EVENTOUT	EVNTP200	FG1	
19	G5	36	PB1	HC32F472KCHI/HC32F472KEHI: ADC123_IN9 HC32F472JCTI/HC32F472JETI/HC32 F472PCTI/HC32F472PCTI: ADC123_IN9	EIRQ1+WKU_P0_1			ADTRG2	CMP4_OUT	EXMC_DAT_A22	QSPI_SCK		USART5_RTS		PLAIN9		TIM6_3_PWM	TIM6_9_PWM	TIM6_9_PWM	TIM6_3_PWM		TIMA_2_PWM4	TIMA_2_PWM4	TIMA_3_PWM1	TIMA_3_PWM1/C_LKA	TIMA_1_PWM1	TIMA_1_PWM1/C_LKA	TIM2_1_CLKA	TIM4_1_PC			MCO_1	EVENTOUT	EVNTP201	FG1
20	G6	37	PB2	HC32F472KCHI/HC32F472KEHI: ADC123_IN16+CMP4_INM1 HC32F472JCTI/HC32F472JETI/HC32 F472PCTI/HC32F472PCTI: ADC123_IN16	EIRQ2+WKU_P0_2			ADTRG3		EXMC_DAT_A23	SPI4_NSS2	KEYOUT1	USART5_CK		PLAIN10		TIM6_TRIGB	TIM6_TRIGC	TIM6_TRIGD	TIM6_TRIGE	TIAMA_2_PWM	TIMA_2_PWM	TIMA_3_PWM3	TIMA_3_PWM3	TIMA_1_PWM3	TIMA_1_PWM3	TIMA_1_PWM4	TIMA_1_PWM4			MCO_2	EVENTOUT	EVNTP202	FG1	
-	G7	38	PE7	HC32F472KCHI/HC32F472KEHI: DAC4_OUT1	EIRQ7			EXMC_DAT_A4	QSPI_IO2	QSPI_SCK	EMB POR T3					TIM6_TRIGC	TIM6_TRIGA	TIM6_5_PWM	TIM6_5_PWM	TIMA_1_PWM3	TIMA_3_PWM3									EVENTOUT			FG2		
-	H7	39	PE8	HC32F472KCHI/HC32F472KEHI: DAC4_OUT2	EIRQ8			EXMC_DAT_A5	QSPI_IO3		EMB POR T4					TIM6_7_PWM	TIM6_7_PWM	TIM6_7_PWM	TIM6_4_PWM	TIMA_1_PWM4	TIMA_3_PWM4									EVENTOUT			FG2		
-	-	40	PE9	HC32F472KCHI/HC32F472KEHI: CM3_P1_INM1+RTC_CLK2 HC32F472JCTI/HC32F472JETI/HC32 F472PCTI/HC32F472PCTI: RTC_CLK2	EIRQ9			EXMC_DAT_A6								TIM6_7_PWM	TIM6_7_PWM																FG2		
-	-	41	PE10		EIRQ10			EXMC_DAT_A7								TIM6_8_PWM	TIM6_8_PWM																FG2		
-	-	42	PE11		EIRQ11			EXMC_DAT_A8								TIM6_8_PWM	TIM6_8_PWM																FG2		
-	-	43	PE12		EIRQ12			EXMC_DAT_A9								TIM6_9_PWM	TIM6_9_PWM																FG2		
-	-	44	PE13		EIRQ13			EXMC_DAT_A10								TIM6_9_PWM	TIM6_9_PWM																FG2		
-	-	45	PE14		EIRQ14			EXMC_DAT_A11								TIM6_10_PWM	TIM6_10_PWM																FG1		
-	-	46	PE15		EIRQ15			EXMC_DAT_A12																								FG1			
21	-	47	PB10		EIRQ10			CMP4_OUT	EXMC_DAT_A30	QSPI_IO2	QSPI_SCK				EMB_PORT3	TIM6_5_PWM	TIM6_5_PWM	TIM6_TRIGC		TIMA_1_PWM3	TIMA_3_PWM3										EVENTOUT	EVNTP210	FG1		
22	-	48	PB11		EIRQ11			EXMC_DAT_A31	QSPI_IO3	KEYOUT1	EMB POR T4					TIM6_4_PWM	TIM6_4_PWM			TIMA_1_PWM4	TIMA_3_PWM4										EVENTOUT	EVNTP211	FG1		
23	D4	49	VSS																																
24	E4	50	VCC																																
-	E6	-	VCCIO																																
25	H8	51	PB12	HC32F472KCHI/HC32F472KEHI: ADC12_IN17	EIRQ12			CMP4_OUT	EXMC_ALE	SPI2_NSS0	QSPI_NSS0	SPI1_NSS0		USART3_CK				TIM6_3_PWM	TIM6_TRIGB	TIM6_3_PWM										MDC	EVENTOUT	EVNTP212	FG2		
26	G8	52	PB13	HC32F472KCHI/HC32F472KEHI: ADC12_IN18	EIRQ13			EXMC_CE1		QSPI_SCK	SPI1_SCK		USART3_CTS				TIM6_7_PWM	TIM6_3_PWM	TIM6_7_PWM	TIM6_3_PWM										MDIO	EVENTOUT	EVNTP213	FG2		
27	F8	53	PB14	HC32F472KCHI/HC32F472KEHI: ADC12_IN19	EIRQ14			EXMC_CE2		QSPI_IO1	SPI1_MISO		USART3_RTS				TIM6_8_PWM	TIM6_4_PWM	TIM6_8_PWM	TIM6_4_PWM	TIMA_6_PWM1/CLKA	TIMA_6_TRIG	TIMA_4_PWM1/C_LKA								MDIO_A0	EVENTOUT	EVNTP214	FG2	
28	F7	54	PB15	HC32F472KCHI/HC32F472KEHI: ADC12_IN20+CMP3_INM1+RTC_CLK2 HC32F472JCTI/HC32F472JETI/HC32 F472PCTI/HC32F472PCTI: ADC12																															

LQFP48	BGA64	LQFP100	Pin Name	Analog	EIRQ/WKUP	TRACE/JTAG	Func0	Func1	Func2	Func3	Func4	Func5	Func6	Func7	Func8	Func9	Func10	Func11	Func12	Func13	Func14	Func15	Func16	Func17	Func18	Func19	Func20	Func21	Func22	Func23	Func24	Func25	Func26	Func32~63		
					GPO	I2C/ADTRG	CMP/SPI/KEY	EXMC/SPI	SPI/QSPI/EMC	QSPI/KEY	SPI/KEY/EMB	USART	USART	PLA	PLA/TIM6/EMB	TIM6	TIM6/EXMC	TIM6/TIMA	TIM6/TIMA	TIM6/TIMA/ADTRG	TIMA	TIMA/TIM2	TIM2	TIM4/CTC	TIM2/EMB/USB/FCM	MDIO/ADTRG	Other	EVENTOUT	EVENTPORT/ADTRG	Communication Function Group						
-	-	56	PD9		EIRQ9				EXMC_DAT_A14																							EVNTP409	FG1			
-	-	57	PD10		EIRQ10				EXMC_DAT_A15				USART3_CK																		EVNTP410	FG1				
-	-	58	PD11		EIRQ11				EXMC_ADD_16				USART3CTS																		EVNTP411	FG1				
-	-	59	PD12		EIRQ12				EXMC_ADD_17				USART3RTS										TIMA_4_PWM1/CLKA								EVNTP412	FG1				
-	-	60	PD13		EIRQ13				EXMC_ADD_18													TIMA_4_PWM2/CLKB								EVNTP413	FG1					
-	-	61	PD14		EIRQ14				EXMC_DAT_A0													TIMA_4_PWM3								EVNTP414	FG1					
-	-	62	PD15		EIRQ15				EXMC_DAT_A1				USART4_CK									TIMA_4_PWM4								EVNTP415	FG1					
-	F6	63	PC6		EIRQ6				CMP3_OUT	EXMC_ADD_6		KEYOUT2		USART6CTS				TIM6_1_P_WMB	TIM6_TRIG_D	TIM6_1_P_WMA		TIMA_2_PWM1/CLKA								MDIO_A2	EVENTOUT	EVNTP306	FG2			
-	E7	64	PC7		EIRQ7				SPI2_NSS3	EXMC_ADD_7		KEYOUT3	EMB_POR_T5	USART6RTS				TIM6_2_P_WMB		TIM6_2_P_WMA		TIMA_2_PWM2/CLKB								MDIO_A3	EVENTOUT	EVNTP307	FG2			
-	E8	65	PC8		EIRQ8				SPI2_NSS2	EXMC_ADD_8		KEYOUT4		USART6CK	PLAIN16		TIM6_5_P_WMB	TIM6_3_P_WMB	TIM6_5_P_WMA		TIMA_2_PWM3								MDIO_A4	EVENTOUT	EVNTP308	FG2				
-	D8	66	PC9		EIRQ9				SPI2_NSS1	EXMC_ADD_9		KEYOUT5		USART4RTS	PLAIN17		TIM6_4_P_WMB	TIM6_4_P_WMB	TIM6_4_P_WMA		TIMA_2_PWM4								EVENTOUT	EVNTP309	FG2					
29	D7	67	PA8	ADC3_IN4	EIRQ8+WKU_P2_0			CAN3_TS_T_CLOCK	KEYOUT6	EXMC_DAT_A16	SPI4_NSS3			USART1CK	PLAIN11		TIM6_1_P_WMB	TIM6_7_P_WMB	TIM6_1_P_WMA		TIMA_2_PWM1/CLKA	TIM2_1_CLKB	TIM2_3_P_WMB/TRIG_B	CTCREF		USBFS_SF	MDIO_A0	MCO_1	EVENTOUT	EVNTP108	FG1					
30	C7	68	PA9	ADC3_IN5	EIRQ9				KEYOUT5	EXMC_DAT_A17			USART4CTS	PLAIN12		TIM6_1_P_WMA	TIM6_8_P_WMB	TIM6_1_P_WMB		TIMA_1_PWM3	TIMA_3_PWM3	TIMA_2_PWM2/CLKB	TIM2_1_CLKA	TIM2_3_P_WMA/TRIG_A			USBFS_VBUS	MDIO_A1	MCO_2	EVENTOUT	EVNTP109	FG1				
31	C6	69	PA10	ADC3_IN6	EIRQ10+WKUP2_2			CMP3_OUT	EXMC_ADD_26			USART4RTS	PLAIN13	PLA2OUT	TIM6_2_P_WMB	TIM6_9_P_WMB	TIM6_2_P_WMA		TIMA_1_PWM4	TIMA_3_PWM4	TIMA_2_PWM3	TIM2_1_CLKB	TIM2_1_P_WMB/TRIG_B			USBFS_ID	MDIO_A2		EVENTOUT	EVNTP110	FG1					
32	C8	70	PA11	HC32F472KCHI/HC32F472KEHI: ADC3_IN7 HC32F472JCTI/HC32F472JETI/HC32F472PCTI/HC32F472PETI: ADC3_IN7+USBFSDM	EIRQ11+WKUP2_3			CMP1_OUT	EXMC_ADD_27	QSPI_IO2			USART1CTS	PLAIN14	PLA3OUT	TIM6_7_P_WMB	TIM6_10_P_WMB	TIM6_7_P_WMB		TIM6_2_PWM	TIM6_2_PWM	TIM2_1_CLKA	TIM2_1_O_WL	EMB_PORT_2			MDIO_A3			EVENTOUT	EVNTP111	FG1				
33	B8	71	PA12	HC32F472KCHI/HC32F472KEHI: ADC3_IN17 HC32F472JCTI/HC32F472JETI/HC32F472PCTI/HC32F472PETI: ADC3_IN17+USBFSDP	EIRQ12+WKUP3_0			CMP2_OUT	EXMC_ADD_28	SPI1_NSS1	QSPI_IO3	EMB_POR_T1	USART1RTS	PLAIN15		TIM6_TRIG_C	TIM6_8_P_WMA	TIM6_TRIG_A		TIMA_1_TRIG	TIMA_5_PWM1/CLKA							MDIO_A4	FCMREF		EVENTOUT	EVNTP112	FG2			
34	A8	72	PA13		EIRQ13	JTMS_SW_DIO			EXMC_ADD_29		QSPI_IO1		USART4CK	USART3CTS		PLA8OUT	TIM6_6_P_WMB	TIM6_6_P_WMA	TIM6_TRIG_D			TIMA_5_PWM2/CLKB	TIMA_6_PWM3							MDIO_A4	FCMREF		EVENTOUT	EVNTP113	FG2	
-	-	73	PF8		EIRQ8				EXMC_DAT_A26													TIMA_5_PWM4								EVENTOUT		FG2				
35	-	74	VSS																																	
36	-	75	VCC																																	
-	D6	-	PF6		EIRQ6			CMP1_OUT										PLA9OUT													MDC			FG2		
-	C5	-	PF7		EIRQ7			CMP2_OUT										PLA10OUT													MDIO			FG2		
37	A7	76	PA14		EIRQ14+WKUP3_2	JTCK_SWC_LK		CMP3_OUT	EXMC_DAT_A27		QSPI_IO0							TIM6_4_P_WMB	TIM6_4_P_WMA	TIM6_6_P_WMA																
38	A6	77	PA15	ADC3_IN18	EIRQ15+WKUP3_3	JTDI		SPI3_NSS0	SPI1_NSS0	SPI2_NSS0	QSPI_NSS	EMB_POR_T2			PLAIN0	PLA3OUT	TIM6_5_P_WMB	TIM6_5_P_WMA	TIM6_TRIG_C		TIMA_1_PWM1/CLKA	TIMA_3_PWM3														
-	B7	78	PC10		EIRQ10				EXMC_DAT_A18	SPI3_NSS3							PLA2OUT	TIM6_1_P_WMA	TIM6_1_P_WMB	TIM6_6_P_WMB		TIMA_6_PWM4														
-	B6	79	PC11		EIRQ11				EXMC_DAT_A19	SPI3_NSS2	KEYOUT6						PLA14OUT																			
-	B5	80	PC12		EIRQ12				EXMC_DAT_A20	SPI3_NSS1	KEYOUT7		USART3CK		PLA15OUT																					
-	-	81	PD0		EIRQ0				EXMC_DAT_A2				USART5CTS					USART5RTS																	EVNTP400	FG1
-	-	82	PD1		EIRQ1				EXMC_DAT_A3				USART5RTS																				EVNTP401	FG1		
-	-	83	PD2		EIRQ2			CMP3_OUT	EXMC_BAA										TIM6_3_P_WMB	TIM6_3_P_WMA	TIM6_TRIG_D														EVNTP402	FG1
-	-	84	PD3		EIRQ3				EXMC_CLK				USART5CK	USART2CTS																				EVNTP403	FG2	
-	-	85	PD4		EIRQ4				EXMC_OE				USART2RTS																					EVNTP404	FG2	
-	-	86	PD5		EIRQ5				EXMC_WE																									EVNTP405	FG2	
-	-	87	PD6		EIRQ6				EXMC_RB0																									EVNTP406	FG2	
-	-	88	PD7		EIRQ7				EXMC_CE0				USART2CK																					EVNTP407	FG1	

LQFP48	BGA64	LQFP100	Pin Name	Analog		EIRQ/WKUP	TRACE/JTAG	Func0	Func1	Func2	Func3	Func4	Func5	Func6	Func7	Func8	Func9	Func10	Func11	Func12	Func13	Func14	Func15	Func16	Func17	Func18	Func19	Func20	Func21	Func22	Func23	Func24	Func25	Func26	Func32~63
						GPO	I2C/ADTRG	CMP/SPI/KEY	EXMC/SPI	SPI/QSPI/EXMC	QSPI/KEY/EMB	USART	USART	PLA	PLA/TIM6/EMB	TIM6	TIM6/EXMC	TIM6/TIMA	TIM6/TIMA	TIM6/TIMA/ADTRG	TIMA	TIMA/TIMA	TIM2	TIM4/CTC	TIM2/EMB/CTC/FCM	TIM2/EMB/USB/CMP	MDIO/ADTRG	Other	EVENTOUT	EVENTPORT/ADTRG	Communication Function Group				
39	A5	89	PB3	ADC3_IN19	EIRQ3+WKU_P0_3	JTDO_TRA_CESWO				QSPI_SCK			PLAIN1	PLA0OUT	TIM6_10_P_WMA	TIM6_10_P_WMA	TIM6_TRIG_C	TIMA_1_P_WM2/CLKB	TIMA_3_PWM2/CLKB	TIMA_2_TRIG	TIMA_4_PWM1_C_LKA	TIM2_2_CLKB	TIM2_4_P_WMB/TRIG_B	TIM4_1_O_WL			MDIO_A0		EVENTOUT	EVNTP203	FG1				
40	A4	90	PB4	ADC3_IN20	EIRQ4+WKU_P1_0	NJTRST			EXMC_CE6		QSPI_IO1		PLAIN2	PLA1OUT	TIM6_2_P_WMA	TIM6_2_P_WMA		TIMA_5_P_WM1/CLKA		TIMA_2_PWM1_C_LKA	TIM2_2_CLKA	TIM2_4_P_WMA/TRIG_A	TIM4_1_OV_H	EMB_PORT_5			MDIO_A1	MCO_2	EVENTOUT	EVNTP204	FG1				
41	C4	91	PB5	ADC3_IN21	EIRQ5+WKU_P1_1				EXMC_CE7		QSPI_IO0		PLAIN3	PLA2OUT	TIM6_4_P_WMA	TIM6_4_P_WMA		TIMA_6_P_WM1/CLKA		TIMA_2_PWM2_C_LKA	TIM2_4_CLKB	TIM2_2_P_WMB/TRIG_B	TIM4_1_O_WH	EMB_PORT_4			MDIO_A2	MCO_1	EVENTOUT	EVNTP205	FG1				
42	D3	92	PB6		EIRQ6+WKU_P1_2				SPI1 NSS2	QSPI_IO2		PLAIN4		TIM6_TRIG_A	EXMC_CE6	TIM6_TRIG_C	TIMA_5_P_WM2/CLKB	TIM6_TRIGD	TIMA_4_PWM1_C_LKA	TIMA_4_PWM4	TIM2_4_CLKA	TIM2_2_P_WMA/TRIG_A	TIM4_1_OV_L	CTCREF	CMP1_OUT	MDIO_A3	ADTRG1	EVENTOUT	EVNTP206	FG2					
43	C3	93	PB7		EIRQ7+WKU_P1_3				EXMC_ADV	QSPI_IO3		PLAIN5		TIM6_6_P_WMA	TIM6_6_P_WMA	TIM6_TRIG_D	TIMA_6_P_WM2/CLKB		TIMA_4_PWM2_C_LKA	TIM2_2_PWM4	TIM2_1_CLKB	TIM2_2_P_WMB/TRIG_B	TIM4_1_O_WL	FCMREF	CMP2_OUT	MDIO_A4	ADTRG2	EVENTOUT	EVNTP207	FG2					
44	B4	94	PF3/MD						EXMC_CE7	SPI2 NSS0	QSPI_NSS		PLAIN7						TIMA_2_TRIG	TIMA_6_PWM1_C_LKA	TIM2_2_CLKB	TIM2_2_P_WMB/TRIG_B	TIM4_1_O_WH		CMP3_OUT		IFRP_OUT	EVENTOUT	ADTRG3	FG2					
45	B3	95	PB8	PVD2EXINP	EIRQ8			CMP4_OUT	EXMC_DAT_A28	SPI1 NSS3	KEYOUT0		PLAIN6	PLA3OUT	TIM6_5_P_WMA	TIM6_5_P_WMA	TIM6_TRIG_B		TIMA_5_PWM1_C_LKA	ADTRG1	TIMA_4_PWM3_C_LKA	TIM2_1_CLKA	TIM4_1_OV_H	EMB_PORT_1	USBFS_DR_VVBUS		MDC	FCMREF	EVENTOUT	EVNTP208	FG2				
46	A3	96	PB9		EIRQ9+WKU_P2_1			CMP2_OUT	EXMC_DAT_A29	SPI2 NSS0	QSPI_NSS		PLAIN7		TIM6_1_P_WMA	TIM6_1_P_WMA		TIMA_6_P_WM1/CLKA		TIMA_4_TRIG	TIMA_4_PWM4	TIM2_2_PWM4	TIM2_2_CLKA	TIM4_1_O_WH			MDIO	IFRP_OUT	EVENTOUT	EVNTP209	FG2				
-	-	97	PE0		EIRQ0				EXMC_CE4										TIMA_4_TRIG											FG2					
47	D5	99	VSS																																
48	E5	100	VCC																																

注：

- 上表中，Func32~63 主要为串行通信功能（包含 USART、SPI、I2C、CAN），分成两组 FunctionGroup，简称 FG1、FG2。详细请参考表 2-2。

表 2-2 Func32~63 表

	Func32	Func33	Func34	Func35	Func36	Func37	Func38	Func39	Func40	Func41	Func42	Func43	Func44	Func45	Func46	Func47
<b>FG1</b>	USART1_TX	USART1_RX	USART2_TX	USART2_RX	USART3_TX	USART3_RX	USART4_TX	USART4_RX	USART5_TX	USART5_RX	USART6_TX	USART6_RX	SPI1_SCK	SPI1_MOSI	SPI1_MISO	SPI2_SCK
<b>FG2</b>	USART1_TX	USART1_RX	USART2_TX	USART2_RX	USART3_TX	USART3_RX	USART4_TX	USART4_RX	USART5_TX	USART5_RX	USART6_TX	USART6_RX	SPI2_SCK	SPI2_MOSI	SPI2_MISO	SPI3_SCK

	Func48	Func49	Func50	Func51	Func52	Func53	Func54	Func55	Func56	Func57	Func58	Func59	Func60	Func61	Func62	Func63
<b>FG1</b>	SPI2_MOSI	SPI2_MISO	SPI3_SCK	SPI3_MOSI	SPI3_MISO	SPI1 NSS0	I2C1_SDA	I2C1_SCL	I2C2_SDA	I2C2_SCL	I2C3_SDA	I2C3_SCL	CAN1_TX	CAN1_RX	CAN2_TX	CAN2_RX
<b>FG2</b>	SPI3_MOSI	SPI3_MISO	SPI4_SCK	SPI4_MOSI	SPI4_MISO	SPI4 NSS0	I2C1_SDA	I2C1_SCL	I2C2_SDA	I2C2_SCL	I2C3_SDA	I2C3_SCL	CAN2_TX	CAN2_RX	CAN3_TX	CAN3_RX

表 2-3 端口配置

Package	Port Group	Bits																		Pin Count	
		15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	Total			
LQFP100	PortA	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	16	85	
	PortB	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	16		
	PortC	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	16		
	PortD	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	16		
	PortE	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	16		
	PortF	-	-	-	-	-	-	0	-	-	-	-	0	0	0	0	0	0	5		
BGA64	PortA	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	16	55	
	PortB	0	0	0	0	-	-	0	0	0	0	0	0	0	0	0	0	0	14		
	PortC	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	16		
	PortE	-	-	-	-	-	-	0	0	-	-	-	-	-	-	-	-	-	2		
	PortF	-	-	-	-	-	-	-	0	0	0	0	0	0	-	0	0	0	7		
LQFP48	PortA	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	16	39	
	PortB	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	16		
	PortC	0	0	0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	3		
	PortF	-	-	-	-	-	-	-	-	-	-	-	-	0	0	0	0	0	4		

表 2-4 通用功能规格

Port		上拉/下拉	开漏输出	驱动能力	5V 耐压
PortA	PA0~PA3	支持	支持	低,中,高	支持
	PA8~PA10	支持	支持	低,中,高	支持
	PA13~PA15	支持	支持	低,中,高	支持
	PA4~PA7, PA11, PA12	支持	支持	低,中,高	不支持
PortB	PB0~PB11	支持	支持	低,中,高	支持
	PB12~PB15	支持	支持	低,中,高	不支持
PortC	PC0~PC3	支持	支持	低,中,高	支持
	PC10~PC15	支持	支持	低,中,高	支持
	PC4~PC9	支持	支持	低,中,高	不支持
PortD	PD0~PD7	支持	支持	低,中,高	支持
	PD8~PD15	支持	支持	低,中,高	不支持
PortE	PE0~PE6	支持	支持	低,中,高	支持
	PE9~PE15	支持	支持	低,中,高	支持
	PE7~PE8	支持	支持	低,中,高	不支持
PortF	PF0~PF8	支持	支持	低,中,高	支持

注：

- 用作模拟功能时，输入电压不得高于 VREFH/ AVCC。

## 2.3 引脚功能说明

表 2-5 引脚功能说明

类别	功能名	I/O	说明
Power	VCC	I	电源
	VCCIO	I	BGA64 封装 PC6、PC7、PC8、PC9、PB12、PB13、PB14、PB15 端子电源
	VSS	I	电源地
	AVCC	I	模拟电源
	VREFH	I	模拟参考电压
	AVSS	I	模拟电源地
	VREFL	I	模拟参考电压
System	NRST	I	复位端子，低有效
	MD	I	模式端子
PVD	PVD2EXINP	I	PVD2 外部输入比较电压
Clock	XTAL_IN/ XTAL_EXT	I	外部主时钟振荡器接口
	XTAL_OUT	O	
	XTAL32_IN	I	外部副时钟（32K）振荡器接口
	XTAL32_OUT	O	
	MCO_x (x=1~2)	O	内部时钟输出
GPIO	GPIOxy (x=A~F y=0~15)	IO	通用输入输出
EVENTOUT	EVENTOUT	O	Cortex-M4 CPU 事件输出
EIRQ	EIRQx (x=0~15)	I	可屏蔽外部中断
	WKUPx_y (x=0~3 y=0~3)	I	PowerDown 模式外部唤醒输入
Event Port	EVNTPxy (x=1~4 y=0~15)	IO	事件端口输入输出功能
Key	KEYOUTx (x=0~7)	O	KEYSCAN 扫描输出信号
JTAG/ SWD	JTCK_SWCLK	I	在线调试接口
	JTMS_SWDIO	IO	
	JTDO_TRACESWO	O	
	JTDI	I	
	NJTRST	I	
TRACE	TRACECLK	O	跟踪调试同步时钟输出
	TRACEDx (x=0~3)	O	跟踪调试数据输出
FCM	FCMREF	I	时钟频率测量功能的外部管脚输入基准时钟
RTC	RTC_OUT	O	1 Hz 时钟输出
	RTCICx (x=0~1)	I	时间戳事件输入
	RTC_CLK x (x=1~2)	I	外部时钟输入
Timer2 (x=1~4)	TIM2_x_CLKA	I	计数时钟端口输入
	TIM2_x_CLKB	I	计数时钟端口输入

类别	功能名	I/O	说明
	TIM2_x_PWMA/ TRIGA	IO	外部事件触发输入或 PWM 端口输出
	TIM2_x_PWMB/ TRIGB	IO	外部事件触发输入或 PWM 端口输出
Timer4 (x=1)	TIM4_x_CLK	I	计数时钟端口输入
	TIM4_x_OUH	IO	PWM 端口 U 相输出
	TIM4_x_OUL	IO	PWM 端口 U 相输出
	TIM4_x_OVH	IO	PWM 端口 V 相输出
	TIM4_x_OVL	IO	PWM 端口 V 相输出
	TIM4_x_OWH	IO	PWM 端口 W 相输出
	TIM4_x_OWL	IO	PWM 端口 W 相输出
	TIM4_x_ADSM	O	专用事件输出监测
	TIM4_x_PCT	O	PWM 周期输出监测
Timer6 (x=1~10)	TIM6_TRIGA	I	外部事件触发 A 输入
	TIM6_TRIGB	I	外部事件触发 B 输入
	TIM6_TRIGC	I	外部事件触发 C 输入
	TIM6_TRIGD	I	外部事件触发 D 输入
	TIM6_x_PWMA	IO	外部事件触发输入或 PWM 端口输出
	TIM6_x_PWMB	IO	外部事件触发输入或 PWM 端口输出
TimerA (x=1~6)	TIMA_x_TRIG	I	外部事件触发输入
	TIMA_x_PWM1/ CLKA	IO	外部事件触发输入或 PWM 端口输出或计数时钟端口输入
	TIMA_x_PWM2/ CLKB	IO	外部事件触发输入或 PWM 端口输出或计数时钟端口输入
	TIMA_x_PWM <sub>y</sub> (y=3~4)	IO	外部事件触发输入或 PWM 端口输出
EMB	EMB_PORT <sub>x</sub> (x=1~5)	I	端口输入控制信号
USART <sub>x</sub> (x=1~6)	USART <sub>x</sub> _TX	IO	发送数据
	USART <sub>x</sub> _RX	IO	接收数据
	USART <sub>x</sub> _CK	IO	通信时钟
	USART <sub>x</sub> _RTS	O	请求发送信号
	USART <sub>x</sub> _CTS	I	清除发送信号
SPI <sub>x</sub> (x=1~4)	SPI <sub>x</sub> _MISO	IO	主输入/从输出数据传输引脚
	SPI <sub>x</sub> _MOSI	IO	主输出/从输入数据传输引脚
	SPI <sub>x</sub> _SCK	IO	传输时钟
	SPI <sub>x</sub> _NSS0	IO	从机选择输入输出引脚
	SPI <sub>x</sub> _NSS <sub>y</sub> (y=1~3)	O	从机选择输出引脚
QSPI	QSPI_IO <sub>x</sub> (x=0~3)	IO	数据线
	QSPI_SCK	O	时钟输出
	QSPI_NSS	O	从机选择
I2Cx (x=1~3)	I2Cx_SCL	IO	时钟线
	I2Cx_SDA	IO	数据线
CANx	CANx_TX	O	发送数据

类别	功能名	I/O	说明
(x=1~3)	CANx_RX	I	接收数据
	CANx_TST_SAMPLE	O	仅用于观测，采样位置（采样点后一周期的通信时钟宽度）
	CANx_TST_CLOCK	O	仅用于观测，波特率（一位开始前一周期的通信时钟宽度）
USB_FS	USBFS_DM	IO	USBFS 片上全速 PHY D-信号
	USBFS_DP	IO	USBFS 片上全速 PHY D+信号
	USBFS_VBUS	I	USBFS VBUS 信号
	USBFS_ID	I	USBFS ID 信号
	USBFS_SOF	O	USBFS SOF 脉冲输出信号
	USBFS_DRVVBUS	O	USBFS VBUS 驱动许可信号
CMP	CMP1_OUT	O	CMP1 结果输出
	CMP2_OUT	O	CMP2 结果输出
	CMP3_OUT	O	CMP3 结果输出
	CMP4_OUT	O	CMP4 结果输出
	CMPx_INPy (x=1~4 y=1~4)	I	CMPx 正端模拟输入
	CMPx_INMy (x=1~4 y=1~4)	I	CMPx 负端模拟输入
ADC	ADTRG1	I	ADC1 AD 转换外部启动源
	ADTRG2	I	ADC2 AD 转换外部启动源
	ADTRG3	I	ADC3 AD 转换外部启动源
	ADC123_INx (x=0~3, 8~13, 16)	I	ADC1,2,3 共用外部模拟输入端口
	ADC12_INx (x=4~7, 14, 15, 17~20)	I	ADC1,2 共用外部模拟输入端口
	ADC3_INx (x=4~7, 14, 15, 17~21)	I	ADC3 外部模拟输入端口
DAC	DACx_OUTy (x=1, 2, 3, 4 y=1, 2)	O	DAC 模拟输出
EXMC	EXMC_CLK	IO	具体查阅参考手册 EXMC 章节
	EXMC_OE	O	
	EXMC_WE	O	
	EXMC_ALE	O	
	EXMC_BAA	O	
	EXMC_ADV	O	
	EXMC_CEx (x=0~7)	O	
	EXMC_RBx(x=0~7)	I	
	EXMC_ADDx (x=0~29)	IO	
	EXMC_DATAx (x=0~31)	IO	

## 2.4 引脚使用说明

表 2-6 引脚使用说明

引脚名	使用说明
VCC	电源, 接 1.8 V~3.6 V 电压, 并就近与 VSS 引脚接去耦电容 (参考【电气特性 (ECs)】)
VCCIO	电源, 接 1.08 V~3.6 V 电压, 并就近与 VSS 引脚接去耦电容 (参考【电气特性 (ECs)】)
VSS	电源地, 接 0 V
AVCC	模拟电源, 给模拟模块供电, 接与 VCC 相同电压 (参考【电气特性 (ECs)】) 不使用模拟模块时, 请与 VCC 短接
AVSS	模拟电源地, 给模拟模块供电, 接与 VSS 相同电压 (参考【电气特性 (ECs)】) 不使用模拟模块时, 请与 VSS 短接
VREFL	模拟参考电压, 接与 AVSS 相同电压 (参考【电气特性 (ECs)】) 不使用模拟模块时, 请与 AVSS 短接
VREFH	模拟参考电压, 接不高于 AVCC 的电压 不使用 ADC 时, 请与 AVCC 短接
PF3/ MD	模式输入。复位引脚 (NRST) 解除 (从低电平变为高电平) 时, 本管脚必须固定为低电平。 推荐接电阻 (4.7 kΩ) 到 VSS (下拉)
NRST	复位引脚, 低有效。不使用时接电阻到 VCC (上拉)
Pxy (x=A~F y=0~15)	通用引脚。用作输入功能时, 支持 5 V 耐压的引脚输入电压不要超过 5 V, 输入电压超过 VCC 时禁止内部上拉/下拉, 不支持 5 V 耐压的引脚输入电压不要超过 VCC。用作模拟输入时, 模拟电压不要超过 VREFH/ AVCC。 不使用时悬空, 或者接电阻到 VCC (上拉) / VSS (下拉)

### 3 电气特性 (ECs)

#### 3.1 参数条件

若无另行说明，所有电压都以  $V_{SS}$  为基准。

##### 3.1.1 最小值和最大值

除非特别说明，所有器件的最小值和最大值在最坏的环境温度、供电电压和时钟频率条件下通过样本测试综合评估得到。

##### 3.1.2 典型值

除非特别说明，典型数据都是在  $T_A = 25^\circ\text{C}$ 、 $V_{CC} = 3.3\text{ V}$  条件下通过样本测试综合评估得到。

##### 3.1.3 典型曲线

除非特别说明，否则所有典型曲线未经测试，仅供设计参考。

##### 3.1.4 负载电容

图 3-1 (左) 中显示了用于测量引脚参数的负载条件。

##### 3.1.5 引脚输入电压

图 3-1 (右) 中显示了器件引脚上输入电压的测量方法。




图 3-1 引脚负载条件 (左) 与输入电压测量 (右)

### 3.1.6 电源方案




图 3-2 电源方案

1.  $4.7 \mu F$  陶瓷电容必须连至 VCC 引脚之一。
2.  $4.7 \mu F$  陶瓷电容必须连至 VCCIO 引脚。

3.  $AVSS=VSS=VREFL$ 。
4. 每个电源对（例如  $VREFH/VREFL$ 、 $VCC/VSS$ 、 $VCCIO/VSS$ 、 $AVCC/AVSS$ .....）必须使用上述的滤波陶瓷电容去耦。这些电容必须尽量靠近或低于 PCB 下面的适当引脚，以确保器件正常工作。不建议去掉滤波电容来降低 PCB 尺寸或成本。这可能导致器件工作不正常。
5.  $GPIO\_LP$  表示 BGA64 封装 PC6、PC7、PC8、PC9、PB12、PB13、PB14、PB15 端子。

### 3.1.7 电流消耗测量




图 3-3 电流消耗测量方案

## 3.2 绝对最大额定值

如果加在器件上的载荷超过表 3-1、表 3-2 和表 3-3 中列出的绝对最大额定值，则可能导致器件永久损坏。这些数值只是额定应力，并不意味着器件在这些条件下功能正常。长期工作在最大额定值条件下可能会影响器件的可靠性。

表 3-1 电压特性

符号	项目	最小值	最大值	单位
V <sub>CC</sub> -V <sub>SS</sub>	外部主电源电压（包括AVCC、VCC） <sup>(1)</sup>	-0.3	4.0	
V <sub>CCIO</sub> -V <sub>SS</sub>	外部部分电源电压	-0.3	4.0	
V <sub>IN</sub>	除PA4~PA7, PC4~PC5, PE7~8(DAC) PB12~15, PC6~9, PD8~15 PA11/ USBFS_DM、 PA12/ USBFS_DP 之外其他引脚上的输入电压 <sup>(2)</sup>	V <sub>SS</sub> -0.3	V <sub>CC</sub> +4.0 (最大5.8 V)	V
	PA4~PA7, PC4~PC5, PE7~8(DAC) PB12~15, PC6~9, PD8~15 PA11/ USBFS_DM、 PA12/ USBFS_DP 引脚上的输入电压	V <sub>SS</sub> -0.3	V <sub>CC</sub> +0.7 (最大4.0 V)	
V <sub>SSx</sub> -V <sub>SS</sub>	不同接地引脚之间的电压差（包含V <sub>REFL</sub> ）	-	50	mV
V <sub>ESD(HBM)</sub>	静电放电电压（人体模型）	请参考【电气敏感性】	-	

1. 在允许的范围内，所有主电源（VCC、VCCIO、AVCC）和接地（VSS、AVSS）引脚必须始终连接到外部电源。
2. 必须始终遵循 VIN 的最大值。

表 3-2 电流特性

符号	项目	最大值	单位
$\Sigma I_{VCC}$	流入所有VCC <sub>x</sub> 电源线的总电流（拉电流） <sup>(1)</sup>	240	
$\Sigma I_{VSS}$	流出所有VSS <sub>x</sub> 接地线的总电流（灌电流） <sup>(1)</sup>	-240	
I <sub>VCC</sub>	流入每个VCC <sub>x</sub> 电源线的最大电流（拉电流） <sup>(1)</sup>	100	
I <sub>VSS</sub>	流出每个VSS <sub>x</sub> 接地线的最大电流（灌电流） <sup>(1)</sup>	-100	
I <sub>IO</sub>	任意I/O和控制引脚的输出灌电流	20	mA
	任意I/O和控制引脚的输出拉电流	-20	
$\Sigma I_{IO}$	所有I/O和控制引脚上的总输出灌电流 <sup>(2)</sup>	120	
	所有I/O和控制引脚上的总输出拉电流 <sup>(2)</sup>	-120	

1. 在允许的范围内，所有主电源（VCC、AVCC）和接地（VSS、AVSS）引脚必须始终连接到外部电源。
2. 此总输出电流必须正确分布在所有电源域内；此总输出电流适用于 64 PINs 及以上封装，对于 48 PINs 封装，总输出电流最大值为±80 mA，对于 32 PINs 封装，总输出电流最大值为±40 mA。

表 3-3 热特性

符号	项目	数值	单位
T <sub>STG</sub>	储存温度范围	-65~150	°C
T <sub>J</sub>	最大结温范围	-40~125	°C

### 3.3 工作条件

#### 3.3.1 通用工作条件

表 3-4 通用工作条件

符号	参数	条件	Min.	Typ.	Max.	单位
f <sub>HCLK</sub>	内部AHB时钟频率 <sup>(1)</sup>	-	-	-	120	MHz
V <sub>CC</sub>	标准工作电压	-	1.8	-	3.6	V
V <sub>CCIO</sub>	GPIO_LP <sup>(4)</sup> 端子供电电源	-	1.08	-	3.6	V
V <sub>AVCC</sub>	模拟工作电压 <sup>(2)</sup>	-	1.8	-	3.6	V
V <sub>IN</sub>	5 V耐压引脚上的输入电压 <sup>(3) (5) (6)</sup>	2 V ≤ V <sub>CC</sub> ≤ 3.6 V 2 V ≤ AVCC ≤ 3.6 V	-0.3	-	5.5	
		V <sub>CC</sub> < 2 V AVCC < 2 V	-0.3	-	5.2	
		PA4~PA7, PC4~PC5, PE7~8 (DAC) PB12~15, PC6~9, PD8~15 PA11/ USBFS_DM、 PA12/ USBFS_DP 引脚上的输入电压	-	-0.3	V <sub>CC</sub> +0.3	

- 量产测试保证。
- 若存在 VREFH 引脚，则必须考虑下述条件：0 ≤ AVCC-VREFH ≤ 1.2 V。
- 要使电压保持在高于 V<sub>CC</sub>+0.3 V，必须禁止内部上拉/下拉电阻。
- GPIO\_LP 表示 BGA64 封装 PC6、PC7、PC8、PC9、PB12、PB13、PB14、PB15 端子。
- 需保证器件的电源（V<sub>CC</sub>、AVCC）稳定后，此电压再加到器件的 5 V 耐压引脚。
- 禁止此输入电压直接连接外部电源。建议通过 100 Ω以上的电阻串接外部电源。

#### 3.3.2 上电/掉电时的工作条件

T<sub>A</sub> 服从一般工作条件。

表 3-5 上电/掉电时的工作条件

符号	参数	最小值	最大值	单位
t <sub>VCC</sub>	VCC上升时间速率	20	20000	μs/V
	VCC下降时间速率	20	20000	

### 3.3.3 复位和电源控制模块特性

表 3-6 复位和电源控制模块特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{BOR}$	BOR的监测电压	$ICG1.BOR\_LEV[1:0]=0b00^{(1)}$	1.78	1.99	2.19	V
		$ICG1.BOR\_LEV[1:0]=0b01$	1.89	2.09	2.30	V
		$ICG1.BOR\_LEV[1:0]=0b10$	1.99	2.20	2.40	V
		$ICG1.BOR\_LEV[1:0]=0b11^{(1)}$	2.20	2.40	2.60	V
$V_{PVD1}$	PVD1监测电压 <sup>(3)</sup>	$PVD1LVL[2:0]=0b000^{(1)}$	1.89	2.09	2.30	V
		$PVD1LVL[2:0]=0b001$	1.99	2.20	2.40	V
		$PVD1LVL[2:0]=0b010$	2.20	2.40	2.61	V
		$PVD1LVL[2:0]=0b011$	2.44	2.67	2.89	V
		$PVD1LVL[2:0]=0b100$	2.55	2.77	3.00	V
		$PVD1LVL[2:0]=0b101$	2.65	2.88	3.10	V
		$PVD1LVL[2:0]=0b110$	2.75	2.98	3.21	V
		$PVD1LVL[2:0]=0b111^{(1)}$	2.86	3.08	3.31	V
$V_{PVD2}$	PVD2监测电压 <sup>(3)</sup>	$PVD2LVL[2:0]=0b000^{(1)}$	1.99	2.20	2.40	V
		$PVD2LVL[2:0]=0b001$	2.20	2.40	2.61	V
		$PVD2LVL[2:0]=0b010$	2.44	2.67	2.89	V
		$PVD2LVL[2:0]=0b011$	2.55	2.77	3.00	V
		$PVD2LVL[2:0]=0b100$	2.65	2.88	3.10	V
		$PVD2LVL[2:0]=0b101$	2.75	2.98	3.21	V
		$PVD2LVL[2:0]=0b110^{(1)}$	2.86	3.08	3.31	V
		$PVD2LVL[2:0]=0b111^{(1)}{^{(5)}}$	0.95	1.15	1.35	V
$V_{pvdhyst}$	PVD1,2的迟滞 <sup>(4)</sup>	-	-	100	-	mV
$V_{POR}$	上电/掉电复位阈值 <sup>(1)</sup>	上升沿VPOR	1.56	1.68	1.80	V
		下降沿VPDR	1.52	1.64	1.76	V
$V_{PORhyst}$	POR迟滞	-	-	40	-	mV
$I_{RUSH}$	调压器上电时的浪涌电流 (POR或从待机唤醒)	-	-	100	150	mA
$T_{NRST}$	NRST复位最低宽度	-	10	-	-	$\mu s$
$T_{IPVD1}$	PVD1复位解除时间 <sup>(2)</sup>	-	300	380	460	$\mu s$
$T_{IPVD2}$	PVD2复位解除时间 <sup>(2)</sup>	-	300	380	460	$\mu s$
$T_{INRST}$	NRST复位解除时间 <sup>(2)</sup>	-	25	35	50	$\mu s$
$T_{RIPT}$	内部复位时间 <sup>(2)</sup>	-	140	160	200	$\mu s$
$T_{RSTBOR}$	BOR复位解除时间 <sup>(2)</sup>	-	440	520	610	$\mu s$
$T_{RSTPOR}$	上电复位解除时间 <sup>(2)</sup>	-	-	2500	3000	$\mu s$

1. 量产测试保证。

2. 设计保证。

3. PVD1 监测电压是 VCC 电压下降时的监测电压；在 PVD2LVL[2:0]设置为 0b111 时 PVD2 监测电压是 PVDEXINP 电压下降时的监测电压，在 PVD2LVD[2:0]设置为 0b111 之外的值时 PVD2 监测电压是 VCC 电压下降时的监测电压。
4. PVD1,2 的迟滞是 VCC 上升时的监测电压与 VCC 下降时的监测电压的差值。  
VCC 上升时的 PVD1 监测电压= $V_{pvd1} + V_{pvdhyst}$ ;  
VCC 上升时的 PVD2 监测电压= $V_{pvd2} + V_{pvdhyst}$ 。
5. PVD2LVDL[2:0] = 0b111 时，比较电压是 PVD2EXINP 管脚的外部输入比较电压。

### 3.3.4 供电电流特性

电流消耗受多个参数和因素影响，其中包括工作电压、环境温度、I/O 引脚负载、器件软件配置、工作频率、I/O 引脚开关速率、程序在存储器中的位置以及运行的代码等。

图 3-3 中介绍了电流消耗的测量方法。本节所述各种模式下的电流消耗测量值都是在实验室条件下通过一套运行在 FLASH 的测试代码得出。

具体条件如下：

1. 所有 I/O 引脚都处于高阻模式（无负载）。
2. 时钟频率选择  $f_{HCLK}=120\text{ MHz}/60\text{ MHz}/24\text{ MHz}/8\text{ MHz}/1\text{ MHz}$ 。
3. 功耗模式分为：正常工作模式 ICC\_RUN、休眠模式 ICC\_SLEEP、停止模式 ICC\_STP、掉电模式 ICC\_PD、Dhrystone 工作模式 ICC\_DHRYSTONE。
4. 外设时钟 ON/OFF 请参考具体电流条件说明。
5.  $f_{HCLK}=120\text{ MHz}/60\text{ MHz}$  下 PLL 处于开启状态。

表 3-7 运行模式电流消耗 1

模式	Parameter	Symbol	条件	TA(°C)	产品规格			Unit
					Min	Typ <sup>(3)</sup>	Max <sup>(2)</sup>	
运行模式	$f_{HCLK}=120\text{ MHz}$	ICC_RUN	while(1), 全模块时钟 OFF <sup>(1)</sup>	-40	-	15.5	-	mA
			while(1), 全模块时钟ON <sup>(1)</sup>	-40	-	32	-	mA
		ICC_DHRYSTONE	CACHE OFF	-40	-	16	-	mA
			CACHE ON	-40	-	16	-	mA
		ICC_SLEEP	全模块时钟OFF <sup>(1)</sup>	-40	-	10.5	-	mA
			全模块时钟ON <sup>(1)</sup>	-40	-	27	-	mA
		ICC_RUN	while(1), 全模块时钟 OFF <sup>(1)</sup>	25	-	16	-	mA
			while(1), 全模块时钟ON <sup>(1)</sup>	25	-	32	-	mA
		ICC_DHRYSTONE	CACHE OFF	25	-	17	-	mA
			CACHE ON	25	-	17	-	mA
		ICC_SLEEP	全模块时钟OFF <sup>(1)</sup>	25	-	11	-	mA
			全模块时钟ON <sup>(1)</sup>	25	-	27	-	mA
		ICC_RUN	while(1), 全模块时钟OFF	85	-	17	29	mA
			while(1), 全模块时钟ON	85	-	34	49	mA
		ICC_DHRYSTONE	CACHE OFF	85	-	-	30	mA
			CACHE ON	85	-	-	30	mA
		ICC_SLEEP	全模块时钟OFF	85	-	12	23	mA
			全模块时钟ON	85	-	29	43	mA
		ICC_RUN	while(1), 全模块时钟 OFF <sup>(1)</sup>	105	-	19	36	mA

模式	Parameter	Symbol	条件	TA(°C)	产品规格			Unit
					Min	Typ <sup>(3)</sup>	Max <sup>(2)</sup>	
	ICC_DHRYSTONE		while(1), 全模块时钟ON <sup>(1)</sup>	105	-	35	56	mA
			CACHE OFF	105	-	-	38	mA
			CACHE ON	105	-	-	38	mA
	ICC_SLEEP		全模块时钟OFF <sup>(1)</sup>	105	-	14	30	mA
			全模块时钟ON <sup>(1)</sup>	105	-	30	51	mA

1. 量产测试保证。
2. Max 电压条件 VCC=1.8~3.6 V。
3. Typ 电压条件 VCC=3.3 V。

表 3-8 运行模式电流消耗 2

模式	Parameter	Symbol	条件	TA(°C)	产品规格			Unit
					Min	Typ <sup>(1)</sup>	Max <sup>(2)</sup>	
运行模式	f <sub>HCLK</sub> =60 MHz	ICC_RUN	while(1), 全模块时钟OFF	-40	-	9	-	mA
			while(1), 全模块时钟ON	-40	-	18.5	-	mA
		ICC_DHRYSTONE	CACHE OFF	-40	-	8.7	-	mA
			CACHE ON	-40	-	8.7	-	mA
		ICC_SLEEP	全模块时钟OFF	-40	-	6.5	-	mA
			全模块时钟ON	-40	-	16	-	mA
		ICC_RUN	while(1), 全模块时钟OFF	25	-	9.5	-	mA
			while(1), 全模块时钟ON	25	-	19	-	mA
		ICC_DHRYSTONE	CACHE OFF	25	-	9	-	mA
			CACHE ON	25	-	9	-	mA
		ICC_SLEEP	全模块时钟OFF	25	-	7	-	mA
			全模块时钟ON	25	-	16.5	-	mA
		ICC_RUN	while(1), 全模块时钟OFF	85	-	11	22	mA
			while(1), 全模块时钟ON	85	-	20	33	mA
		ICC_DHRYSTONE	CACHE OFF	85	-	-	22	mA
			CACHE ON	85	-	-	22	mA
		ICC_SLEEP	全模块时钟OFF	85	-	8	19	mA
			全模块时钟ON	85	-	18	31	mA
		ICC_RUN	while(1), 全模块时钟OFF	105	-	12	29	mA
			while(1), 全模块时钟ON	105	-	22	41	mA
		ICC_DHRYSTONE	CACHE OFF	105	-	-	29	mA
			CACHE ON	105	-	-	29	mA
		ICC_SLEEP	全模块时钟OFF	105	-	10	26	mA
			全模块时钟ON	105	-	19	38	mA

1. Typ 电压条件 VCC=3.3 V。
2. Max 电压条件 VCC=1.8~3.6 V。

表 3-9 运行模式电流消耗 3

模式	Parameter	Symbol	条件	TA(°C)	产品规格			Unit
					Min	Typ <sup>(1)</sup>	Max <sup>(2)</sup>	
运行模式	fHCLK=24 MHz	ICC_RUN	while(1), 全模块时钟OFF	-40	-	5	-	mA
			while(1), 全模块时钟ON	-40	-	10.5	-	mA
		ICC_DHRYSTONE	CACHE OFF	-40	-	10.5	-	mA
		ICC_SLEEP	全模块时钟OFF	-40	-	4	-	mA
			全模块时钟ON	-40	-	9.5	-	mA
		ICC_RUN	while(1), 全模块时钟OFF	25	-	5	-	mA
			while(1), 全模块时钟ON	25	-	10.5	-	mA
		ICC_DHRYSTONE	CACHE OFF	25	-	10.5	-	mA
		ICC_SLEEP	全模块时钟OFF	25	-	4	-	mA
			全模块时钟ON	25	-	9.5	-	mA
		ICC_RUN	while(1), 全模块时钟OFF	85	-	-	17	mA
			while(1), 全模块时钟ON	85	-	-	24	mA
		ICC_DHRYSTONE	CACHE OFF	85	-	-	18	mA
		ICC_SLEEP	全模块时钟OFF	85	-	-	16	mA
			全模块时钟ON	85	-	-	22	mA
		ICC_RUN	while(1), 全模块时钟OFF	105	-	-	24	mA
			while(1), 全模块时钟ON	105	-	-	31	mA
		ICC_DHRYSTONE	CACHE OFF	105	-	-	25	mA
		ICC_SLEEP	全模块时钟OFF	105	-	-	23	mA
			全模块时钟ON	105	-	-	30	mA

1. Typ 电压条件 VCC=3.3 V。
2. Max 电压条件 VCC=1.8~3.6 V。

表 3-10 运行模式电流消耗 4

模式	Parameter	Symbol	条件	TA(°C)	产品规格			Unit
					Min	Typ <sup>(1)</sup>	Max <sup>(2)</sup>	
运行模式	fHCLK=8 MHz	ICC_RUN	while(1), 全模块时钟OFF	-40	-	3.2	-	mA
			while(1), 全模块时钟ON	-40	-	6	-	mA
		ICC_DHRYSTONE	CACHE OFF	-40	-	3.3	-	mA
		ICC_SLEEP	全模块时钟OFF	-40	-	2.8	-	mA
			全模块时钟ON	-40	-	5.6	-	mA
		ICC_RUN	while(1), 全模块时钟OFF	25	-	3.4	-	mA
			while(1), 全模块时钟ON	25	-	6.2	-	mA
		ICC_DHRYSTONE	CACHE OFF	25	-	3.5	-	mA
		ICC_SLEEP	全模块时钟OFF	25	-	3.0	-	mA
			全模块时钟ON	25	-	5.8	-	mA
		ICC_RUN	while(1), 全模块时钟OFF	85	-	-	12.8	mA
			while(1), 全模块时钟ON	85	-	-	16.4	mA
		ICC_DHRYSTONE	CACHE OFF	85	-	-	13.3	mA
		ICC_SLEEP	全模块时钟OFF	85	-	-	9.7	mA
			全模块时钟ON	85	-	-	15.7	mA
		ICC_RUN	while(1), 全模块时钟OFF	105	-	-	19	mA
			while(1), 全模块时钟ON	105	-	-	22	mA
		ICC_DHRYSTONE	CACHE OFF	105	-	-	20	mA
		ICC_SLEEP	全模块时钟OFF	105	-	-	15.4	mA
			全模块时钟ON	105	-	-	22.5	mA

1. Typ 电压条件 VCC=3.3 V。
2. Max 电压条件 VCC=1.8~3.6 V。

表 3-11 运行模式电流消耗 5

模式	Parameter	Symbol	条件	TA(°C)	产品规格			Unit
					Min	Typ <sup>(1)</sup>	Max <sup>(2)</sup>	
运行模式	f <sub>HCLK</sub> =1 MHz	ICC_RUN	while(1), 全模块时钟 OFF	-40	-	2.4	-	mA
			while(1), 全模块时钟 ON	-40	-	3.9	-	mA
		ICC_DHRYSTONE	CACHE OFF	-40	-	2.4	-	mA
		ICC_SLEEP	全模块时钟OFF	-40	-	2.4	-	mA
			全模块时钟ON	-40	-	3.8	-	mA
		ICC_RUN	while(1), 全模块时钟 OFF	25	-	2.6	-	mA
			while(1), 全模块时钟 ON	25	-	4.1	-	mA
		ICC_DHRYSTONE	CACHE OFF	25	-	2.6	-	mA
		ICC_SLEEP	全模块时钟OFF	25	-	2.5	-	mA
			全模块时钟ON	25	-	4	-	mA
		ICC_RUN	while(1), 全模块时钟 OFF	85	-	-	11	mA
			while(1), 全模块时钟 ON	85	-	-	12.5	mA
		ICC_DHRYSTONE	CACHE OFF	85	-	-	11.3	mA
		ICC_SLEEP	全模块时钟OFF	85	-	-	8.8	mA
			全模块时钟ON	85	-	-	12.5	mA
		ICC_RUN	while(1), 全模块时钟 OFF	105	-	-	17.5	mA
			while(1), 全模块时钟 ON	105	-	-	18	mA
		ICC_DHRYSTONE	CACHE OFF	105	-	-	18.1	mA
		ICC_SLEEP	全模块时钟OFF	105	-	-	14.5	mA
			全模块时钟ON	105	-	-	18.7	mA

1. Typ 电压条件 VCC=3.3 V。
2. Max 电压条件 VCC=1.8~3.6 V。

表 3-12 低功耗模式电流消耗

模式	Parameter	Symbol	条件(VCC=3.3 V)	Ta(°C)	产品规格			Unit
					Min	Typ <sup>(3)</sup>	Max <sup>(2)</sup>	
停止模式	-	ICC_STP	停止模式	-40 <sup>(1)</sup>	-	55	-	μA
				25 <sup>(1)</sup>	-	204	-	μA
				85	-	1.1	6.7	mA
				105 <sup>(1)</sup>	-	2	11	mA
掉电模式	-	ICC_PD	掉电模式1 <sup>(1)</sup>	-40	-	10	-	μA
			掉电模式2 <sup>(1)</sup>	-40	-	5	-	μA
			掉电模式3 <sup>(1)</sup>	-40	-	3	-	μA
			掉电模式4 <sup>(1)</sup>	-40	-	3	-	μA
			掉电模式2+XTAL32+RTC	-40	-	6	-	μA
			掉电模式2+LRC+RTC <sup>(1)</sup>	-40	-	10	-	μA
			掉电模式1 <sup>(1)</sup>	25	-	11.5	-	μA
			掉电模式2 <sup>(1)</sup>	25	-	5.5	-	μA
			掉电模式3 <sup>(1)</sup>	25	-	3	-	μA
			掉电模式4 <sup>(1)</sup>	25	-	3.5	-	μA
			掉电模式2+XTAL32+RTC	25	-	7	-	μA
			掉电模式2+LRC+RTC <sup>(1)</sup>	25	-	10.5	-	μA
			掉电模式1	85	-	22.7	36	μA
			掉电模式2	85	-	15.7	29	μA
			掉电模式3	85	-	13.0	26	μA
			掉电模式4	85	-	13.2	26	μA
			掉电模式2+XTAL32+RTC	85	-	-	27	μA
			掉电模式2+LRC+RTC	85	-	20.6	35	μA
			掉电模式1 <sup>(1)</sup>	105	-	36.4	60	μA
			掉电模式2 <sup>(1)</sup>	105	-	29.2	52	μA
			掉电模式3 <sup>(1)</sup>	105	-	26.4	49	μA
			掉电模式4 <sup>(1)</sup>	105	-	26.7	49	μA
			掉电模式2+XTAL32+RTC	105	-	-	51	μA
			掉电模式2+LRC+RTC <sup>(1)</sup>	105	-	34.0	59	μA

1. 量产测试保证。
2. Max 电压条件 VCC=1.8~3.6 V。
3. Typ 电压条件 VCC=3.3 V。

表 3-13 模拟模块电流消耗

Item	Parameter	Symbol	条件(VCC=AVCC=3.3 V)	TA(°C)	产品规格			Unit
					Min	Typ	Max	
模块 电流	-	ICC_MODULE	XTAL振荡模式大驱动24 MHz	25	-	1.8	-	mA
			振荡模式中驱动16 MHz	25	-	1	-	mA
			振荡模式小驱动10 MHz	25	-	0.8	-	mA
			振荡模式超小驱动8 MHz	25	-	0.6	-	mA
			XTAL 32.768 kHz	25	-	1.1	-	μA
			HRC	25	-	0.3	-	mA
			PLLH (VCO=480 MHz)	25	-	2	-	mA
			PLLH (VCO=240 MHz)	25	-	1.1	-	mA
			ADC	25	-	1.3	-	mA
			DAC 放大器允许	25	-	2.3	-	mA
			DAC 放大器禁止	25	-	0.2	-	mA
			CMP	25	-	0.3	-	mA
			PGA	25	-	0.7	-	mA
			USBFS <sup>(1)</sup>	25	-	6.0	-	mA

1. 设计保证，包含控制部分与 USBPHY 通信时的电流，负载 50 pf。

### 3.3.5 低功耗模式唤醒时序

唤醒时间测量方法为，从唤醒事件触发至 CPU 执行的第一条指令：

- 对于停止或睡眠模式：唤醒事件为 WFE。
- WKUP 引脚用于从待机、停止、睡眠模式唤醒。所有时序均在环境温度及 VCC=3.3 V 测试得出。

表 3-14 低功耗模式唤醒时间

符号	参数	条件	典型值	最大值	单位
T <sub>STOP</sub>	从停止模式唤醒	系统时钟为MRC	20.4	35	μs
T <sub>PD1</sub>	从掉电模式1唤醒	-	35	78	
T <sub>PD2</sub>	从掉电模式2唤醒	-	119	270	
T <sub>PD3</sub>	从掉电模式3唤醒	-	2220	3000	
T <sub>PD4</sub>	从掉电模式4唤醒	-	205	447	

### 3.3.6 外部时钟源特性

#### 3.3.6.1 外部源产生的高速外部用户时钟

在旁路模式，XTAL 振荡器关闭，输入引脚为标准 I/O。外部时钟信号必须考虑 I/O 静态特性。

表 3-15 高速外部用户时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
f <sub>XTAL_EXT</sub>	用户外部时钟源频率	-	1	-	25 <sup>(1)</sup>	MHz
V <sub>IH_XTAL</sub>	XTAL_EXT输入引脚高电平电压 <sup>(1)</sup>		0.8*V <sub>CC</sub>	-	V <sub>CC</sub>	V
V <sub>IL_XTAL</sub>	XTAL_EXT输入引脚低电平电压 <sup>(1)</sup>		V <sub>SS</sub>	-	0.2*V <sub>CC</sub>	
t <sub>r(XTAL_EXT)</sub> t <sub>f(XTAL_EXT)</sub>	XTAL_EXT上升或下降时间		-	-	5	ns
Duty(XTAL_EXT)	占空比	-	40	-	60	%

1. 量产测试保证。

### 3.3.6.2 晶振/陶瓷谐振器产生的高速外部时钟

高速外部 (XTAL) 时钟可以使用一个 4 到 25 MHz 的晶振/陶瓷谐振器产生。在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以尽量减小输出失真和起振稳定时间。有关谐振器特性（频率、封装、精度等）的详细信息，请咨询晶振谐振器制造商。

表 3-16 XTAL 4-25 MHz 振荡器特性

符号	参数	条件	最小值	典型值	最大值	单位
f <sub>XTAL_IN</sub>	振荡器频率	-	4	-	25	MHz
R <sub>F</sub>	反馈电阻 <sup>(1)</sup>	-	-	300	-	kΩ
A <sub>XTAL</sub>	XTAL 精度 <sup>(2)(3)</sup>	-	-500	-	500	ppm
G <sub>mmax</sub>	振荡器G <sub>m</sub> <sup>(2)</sup>	起振	4	-	-	mA/V
t <sub>SU(XTAL)</sub>	启动时间 <sup>(4)</sup>	VCC稳定，晶振=8 MHz	-	2.0	-	ms
		VCC稳定，晶振=4 MHz	-	4.0	-	ms

- 量产测试保证。
- 设计保证。
- 这个参数取决于应用系统上使用到的谐振器。
- t<sub>SU(XTAL)</sub>是起振时间，即从软件使能 XTAL 开始测量，直至得到稳定的振荡频率这段时间。该值基于标准晶振谐振器测得，可能随晶振制造商的不同而显著不同。

对于 C<sub>L1</sub> 和 C<sub>L2</sub>，建议使用专为高频应用设计、可满足晶振或谐振器要求的高质量外部陶瓷电容（请参见下图）。C<sub>L1</sub> 和 C<sub>L2</sub> 的大小通常相同，C<sub>L1</sub>=C<sub>L2</sub>=2\*(C<sub>L</sub>-C<sub>s</sub>)。C<sub>s</sub> 是 PCB 和 MCU 引脚 (XTAL\_IN、XTAL\_OUT) stray capacitance。C<sub>L</sub> 为晶振或陶瓷谐振器的负载电容，请咨询晶振谐振器制造商。




图 3-4 采用8 MHz 晶振的典型应用

- R<sub>EXT</sub> 的值取决于晶振特性。

### 3.3.6.3 晶振/陶瓷谐振器产生的低速外部时钟

低速外部时钟可以使用一个由 32.768 kHz 的晶振/陶瓷谐振器构成的振荡器产生。在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以尽量减小输出失真和起振稳定时间。有关谐振器特性（频率、封装、精度等）的详细信息，请咨询晶振谐振器制造商。

表 3-17 XTAL32 振荡器特性

符号	参数	条件	规格			单位
			Min	Typ	Max	
$F_{XTAL32}$	频率	-	-	32.768	-	kHz
$R_F$	反馈电阻 <sup>(1)</sup>	-	-	15	-	MΩ
$I_{DD\_XTAL32}$	功耗	$XTAL32DRV[2:0]=0b000$	-	0.8	-	μA
$A_{XTAL32}$	XTAL32精度 <sup>(3)</sup>	-	-500	-	500	ppm
$G_{mmax}$	振荡器 $G_m$ <sup>(2)</sup>	$XTAL32DRV[2:0]=0b000$	5.6	-	-	μA/V
$T_{SUXTAL32}$	启动时间 <sup>(4)</sup>	VCC稳定状态下	-	2	-	s

1. 量产测试保证。
2. 设计保证。
3. 这个参数取决于应用系统上使用到的谐振器。
4.  $T_{SUXTAL32}$  是起振时间，即从软件使能 XTAL32 开始测量，直至得到稳定的 32.768 kHz 振荡频率这段时间。该值基于标准晶振谐振器测得，可能随晶振制造商的不同而显著不同。

对于  $C_{L1}$  和  $C_{L2}$ ，建议使用高质量外部陶瓷电容（请参见下图）。 $C_{L1}$  和  $C_{L2}$  的大小通常相同， $C_{L1}=C_{L2}=2*(C_L-C_S)$ 。 $C_S$  是 PCB 和 MCU 引脚（XTAL32\_IN、XTAL32\_OUT）stray capacitance。如果  $C_{L1}$  和  $C_{L2}$  大于 18 pF，建议设置  $XTAL32DRV[2:0]=0b001$ （大驱动，功耗典型值增加 0.2 μA）。 $C_L$  为晶振或陶瓷谐振器的负载电容，请咨询晶振谐振器制造商。




图 3-5 采用 32.768 kHz 晶振的典型应用

### 3.3.7 内部时钟源特性

#### 3.3.7.1 内部高速 (HRC) 振荡器

表 3-18 HRC 振荡器特性

符号	参数	条件	最小值	典型值	最大值	单位
$f_{HRC}$	频率 <sup>(1)</sup>	模式1	-	16	-	MHz
		模式2	-	20	-	
	用户调整刻度	-	-	-	0.2	%
		$T_A = -40$ 到 $105^\circ C$ <sup>(1)</sup>	-3	-	3	%
		$T_A = -20$ 到 $105^\circ C$	-2.5	-	2.5	%
		$T_A = -20$ 到 $85^\circ C$	-2	-	2	%
		$T_A = 25^\circ C$ <sup>(1)</sup>	-1.5	-	1.5	%
$t_{st(HRC)}$	HRC振荡器振荡稳定时间 <sup>(1)</sup>	-	-	-	15	$\mu s$

1. 量产测试保证。

#### 3.3.7.2 内部中速 (MRC) 振荡器

表 3-19 MRC 振荡器特性

符号	参数	最小值	典型值	最大值	单位
$f_{MRC}$	频率 <sup>(1)</sup>	7.2	8	8.8	MHz
$t_{st(MRC)}$	MRC振荡器稳定时间 <sup>(1)</sup>	-	-	3	$\mu s$

1. 量产测试保证。

#### 3.3.7.3 内部低速 (LRC) 振荡器

表 3-20 LRC 振荡器特性

符号	参数	最小值	典型值	最大值	单位
$f_{LRC}$	频率 <sup>(1)</sup>	27.853	32.768	37.683	kHz
$t_{st(LRC)}$	LRC振荡器稳定时间 <sup>(1)</sup>	-	-	36	$\mu s$

1. 量产测试保证。

#### 3.3.7.4 SWDT 专用内部低速 (SWDTLRC) 振荡器

表 3-21 SWDTLRC 振荡器特性

符号	参数	最小值	典型值	最大值	单位
$f_{SWDTLRC}$	频率 <sup>(1)</sup>	9	10	11	kHz
$t_{st(SWDTLRC)}$	SWDTLRC振荡器稳定时间 <sup>(1)</sup>	-	-	57.1	$\mu s$

1. 量产测试保证。

### 3.3.8 PLL 特性

表 3-22 PLLH 主要性能指标

符号	参数	条件	Min	Typ	Max	Unit
f <sub>PLL_IN</sub>	PLL PFD (Phase Frequency Detector) input clock <sup>(1)</sup> (2)	-	1	-	25	MHz
f <sub>PLL_OUT</sub>	PLL multiplier output clock	-	15	-	120	MHz
f <sub>VCO_OUT</sub>	PLL VCO output <sup>(1)</sup>	-	240	-	480	MHz
t <sub>LOCK</sub>	PLL lock time <sup>(1)</sup>	-	-	80	120	μs
Jitter <sub>PLL</sub>	Period Jitter	PLL PFD input clock=8 MHz, System clock=120 MHz, Peak-to-Peak	-	±100	-	ps
	Cycle-to-Cycle Jitter	PLL PFD input clock=8 MHz, System clock=120 MHz, Peak-to-Peak	-	±150	-	

1. 量产测试保证。
2. 推荐使用较高的输入时钟，以获得良好的 Jitter 特性。

### 3.3.9 存储器（闪存）特性

器件交付给客户时，闪存已被擦除。

表 3-23 闪存特性

符号	参数	条件	最小值	典型值	最大值	单位
I <sub>VCC</sub>	供电电流 <sup>(1)</sup>	读模式, V <sub>CC</sub> = 1.8 V~3.6 V	-	-	5	mA
		编程模式, V <sub>CC</sub> = 1.8 V~3.6 V	-	-	10	
		块擦除模式, V <sub>CC</sub> = 1.8 V~3.6 V	-	-	10	
		全擦除模式, V <sub>CC</sub> = 1.8 V~3.6 V	-	-	10	

- 设计保证。

表 3-24 闪存编程擦除时间

符号	参数	条件	最小值	典型值	最大值	单位
T <sub>prog</sub>	字编程时间 <sup>(1)</sup>	单编程模式	43+2* T <sub>hclk</sub> <sup>(2)</sup>	48+4* T <sub>hclk</sub> <sup>(2)</sup>	53+6* T <sub>hclk</sub> <sup>(2)</sup>	μs
	字编程时间 <sup>(1)</sup>	连续编程模式	12+2* T <sub>hclk</sub> <sup>(2)</sup>	14+4* T <sub>hclk</sub> <sup>(2)</sup>	16+6* T <sub>hclk</sub> <sup>(2)</sup>	μs
T <sub>erase</sub>	块擦除时间 <sup>(1)</sup>	-	16+2* T <sub>hclk</sub> <sup>(2)</sup>	18+4* T <sub>hclk</sub> <sup>(2)</sup>	20+6* T <sub>hclk</sub> <sup>(2)</sup>	ms
T <sub>mas</sub>	全擦除时间 <sup>(1)</sup>	-	16+2* T <sub>hclk</sub> <sup>(2)</sup>	18+4* T <sub>hclk</sub> <sup>(2)</sup>	20+6* T <sub>hclk</sub> <sup>(2)</sup>	ms

- 量产测试保证。
- T<sub>hclk</sub> 为 CPU 时钟的 1 周期。

表 3-25 闪存可擦写次数和数据保存期限

符号	参数	条件	数值	单位
			最小值	
N <sub>end</sub>	编程, 块擦除次数	T <sub>A</sub> = 85 °C	10	千次
N <sub>end</sub>	全擦除次数	T <sub>A</sub> = 85 °C	10	千次
T <sub>ret</sub>	数据保存期限	T <sub>A</sub> = 85 °C	10	年

### 3.3.10 电气敏感性

使用特定的测量方法对芯片进行不同的测试（ESD、LU），以确定其在电气敏感性方面的性能。

#### 3.3.10.1 静电放电（ESD）

根据每种引脚组合，对每个样本的引脚施加静电放电。此项测试符合 JS001/ JS002 标准。

表 3-26 ESD 特性

符号	参数	条件	最大值	单位
$V_{ESD(HBM)}$	静电放电电压（人体模型）	$T_A = +25^\circ C$ , 符合JS001标准	4000	V
$V_{ESD(CDM)}$	静电放电电压（充电设备模型）	$T_A = +25^\circ C$ , 符合JS002标准	1000	

#### 3.3.10.2 静态 Latch-up

为评估静态 Latch-up 性能，需要对芯片执行两项互补的静态 Latch-up 测试：

- 对每个电源和模拟输入引脚施加过压
- 对其他输入、输出和可配置 I/O 引脚施加电流注入

这些测试符合 JESD 78 IC Latch-up 标准。

表 3-27 静态 Latch-up 特性

符号	参数	条件	最大值	单位
LU	静态Latch-up	$T_A = +105^\circ C$ , 符合JESD78标准	200	mA

### 3.3.11 I/O 端口特性

#### 常规输入/输出特性

表 3-28 I/O 静态特性

符号	参数	条件	最小值	典型值	最大值.	单位	
V <sub>IL</sub>	Schmitt输入低电平 <sup>(1)</sup>	1.8≤V <sub>CC</sub> ≤3.6	-	-	0.3V <sub>CC</sub>	V	
V <sub>IH</sub>	Schmitt输入高电平 <sup>(1)</sup>	1.8≤V <sub>CC</sub> ≤3.6	0.7V <sub>CC</sub>	-	-	V	
V <sub>HYS</sub>	Schmitt输入迟滞	1.8≤V <sub>CC</sub> ≤3.6	0.1	0.2	-	V	
V <sub>IL</sub>	(GPIO_LP <sup>(5)</sup> ) Schmitt输入低电平 <sup>(1)</sup>	1.08≤V <sub>CC</sub> ≤1.8	-	-	0.3V <sub>CC</sub>	V	
V <sub>IH</sub>	(GPIO_LP <sup>(5)</sup> ) Schmitt输入高电平 <sup>(1)</sup>	1.08≤V <sub>CC</sub> ≤1.8	0.7V <sub>CC</sub>	-	-	V	
V <sub>HYS</sub>	(GPIO_LP <sup>(5)</sup> ) Schmitt输入迟滞	1.08≤V <sub>CC</sub> ≤1.8	0.08	0.15	-	V	
V <sub>IL</sub>	CMOS输入低电平 <sup>(1)</sup>	1.8≤V <sub>CC</sub> ≤3.6	-	-	0.3V <sub>CC</sub>	V	
V <sub>IH</sub>	CMOS输入高电平 <sup>(1)</sup>	1.8≤V <sub>CC</sub> ≤3.6	0.7V <sub>CC</sub>	-	-	V	
V <sub>IL</sub>	(GPIO_LP <sup>(5)</sup> ) CMOS输入低电平 <sup>(1)</sup>	1.08≤V <sub>CC</sub> ≤1.8	-	-	0.3V <sub>CC</sub>	V	
V <sub>IH</sub>	(GPIO_LP <sup>(5)</sup> ) CMOS输入高电平 <sup>(1)</sup>	1.08≤V <sub>CC</sub> ≤1.8	0.7V <sub>CC</sub>	-	-	V	
TTL_V <sub>IL</sub>	CMOS/ Schmitt兼容TTL输入低电平 <sup>(1)</sup>	2.7≤V <sub>CC</sub> ≤3.6	-	-	0.8	V	
TTL_V <sub>IH</sub>	CMOS/ Schmitt兼容TTL输入高电平 <sup>(1)</sup>	2.7≤V <sub>CC</sub> ≤3.6	2.2	-	-	V	
TTL_V <sub>IH</sub>	CMOS兼容TTL输入高电平 <sup>(1)</sup>	2.7≤V <sub>CC</sub> ≤3.47	2.0	-	-	V	
F <sub>max(in)</sub>	Schmitt输入最高频率		2.7≤V <sub>CC</sub> ≤3.6	-	-	40	MHz
			1.8≤V <sub>CC</sub> ≤2.7	-	-	20	MHz
	CMOS输入最高频率		2.7≤V <sub>CC</sub> ≤3.6	-	-	80	MHz
			1.8≤V <sub>CC</sub> ≤2.7	-	-	40	MHz
	(GPIO_LP <sup>(5)</sup> ) Schmitt输入最高频率		1.08≤V <sub>CC</sub> ≤1.8	-	-	20	MHz
	(GPIO_LP <sup>(5)</sup> ) CMOS输入最高频率		1.08≤V <sub>CC</sub> ≤1.8	-	-	30	MHz
I <sub>LKG</sub>	I/O输入漏电流 <sup>(1)</sup>		V <sub>SS</sub> ≤V <sub>IN</sub> ≤V <sub>CC</sub>	-	-	1	μA
			V <sub>IN</sub> = 5.5V <sup>(2)</sup>	-	-	10	μA
R <sub>PU</sub>	弱上拉 等效电阻 <sup>(1) (3) (7)</sup>	-	V <sub>IN</sub> = V <sub>SS</sub> 1.8≤V <sub>CC</sub> ≤3.6	10	30	150	KΩ
		GPIO_LP <sup>(5)</sup>	V <sub>IN</sub> = V <sub>SS</sub> 1.08≤V <sub>CC</sub> ≤1.8	40	200	400	KΩ
R <sub>PD</sub>	弱下拉 等效电阻 <sup>(1) (3) (7)</sup>	-	V <sub>IN</sub> = V <sub>CC</sub> 1.8≤V <sub>CC</sub> ≤3.6	5	20	50	KΩ
		GPIO_LP <sup>(5)</sup>	V <sub>IN</sub> = V <sub>CC</sub> 1.08≤V <sub>CC</sub> ≤1.8	10	60	120	KΩ
R <sub>PD</sub>	弱下拉 等效电阻 <sup>(4) (7)</sup>	PA11/ USBFS_DM PA12/ USBFS_DP	V <sub>IN</sub> = V <sub>CC</sub>	-	500	-	KΩ
C <sub>IO</sub>	I/O引脚电容 <sup>(2)</sup>	PA11 (USBFS_DM) PA12 (USBFS_DP) PB6, PB7, PB10, PB11 (I2C) PF3 (MD)	-	-	10	-	pF
		PA4~PA7, PC4, PC5, PE7, PE8 (DA输出) <sup>(6)</sup>	-	-	15	-	pF
		上述以外其他输入引脚	-	-	5	-	pF

1. 量产测试保证。
2. 设计保证。
3. 对 PA11/ USBFS\_DM、PA12/ USBFS\_DP 而言，标明的是 USB 功能关闭时 GPIO 的弱上拉等效电阻数值。关于 USB 功能的上拉/下拉电阻请参考【USB 接口特性】章节。
4. 仅 PA11/ USBFS\_DM、PA12/ USBFS\_DP 有弱下拉电阻，且一直有效。
5. GPIO\_LP 表示 BGA64 封装 PC6、PC7、PC8、PC9、PB12、PB13、PB14、PB15 端子。
6. 适用于产品型号 HC32F472KCHI/ HC32F472KEHI 的对应端子。
7. 要使电压保持在高于  $V_{CC}+0.3\text{ V}$ ，必须禁止内部上拉/下拉电阻。

## 输出电流

GPIO（通用输入/输出）可提供最大 $\pm 20\text{ mA}$ 的拉电流或灌电流。

## 输出电压

表 3-29 输出电压特性

驱动设置	符号	参数	条件	最小值	典型值	最大值	单位
低驱动	V <sub>OL</sub>	低电平输出 <sup>(1)(2)</sup>	$I_{O}= \pm 1.5\text{ mA}, 1.8 \leq V_{CC} < 2.7$	-	-	0.6	
	V <sub>OH</sub>	高电平输出 <sup>(1)(3)</sup>		V <sub>CC</sub> -0.6	-	-	
	V <sub>OL</sub>	低电平输出 <sup>(1)(2)</sup>	$I_{O}= \pm 3\text{ mA}, 2.7 \leq V_{CC} \leq 3.6$	-	-	0.6	
	V <sub>OH</sub>	高电平输出 <sup>(1)(3)</sup>		V <sub>CC</sub> -0.6	-	-	
	V <sub>OL</sub>	低电平输出 <sup>(1)(2)</sup>	$I_{O}= \pm 6\text{ mA}, 2.7 \leq V_{CC} \leq 3.6$	-	-	1.3	
	V <sub>OH</sub>	高电平输出 <sup>(1)(3)</sup>		V <sub>CC</sub> -1.3	-	-	
	V <sub>OL</sub>	低电平输出 <sup>(1)(2)</sup>	$I_{O}= \pm 0.25\text{ mA}, 1.08 \leq V_{CC} \leq 1.8$ (GPIO_LP <sup>(4)</sup> )	-	-	0.2	
	V <sub>OH</sub>	高电平输出 <sup>(1)(3)</sup>		V <sub>CC</sub> -0.2	-	-	
中驱动	V <sub>OL</sub>	低电平输出 <sup>(1)(2)</sup>	$I_{O}= \pm 3\text{ mA}, 1.8 \leq V_{CC} < 2.7$	-	-	0.4	
	V <sub>OH</sub>	高电平输出 <sup>(1)(3)</sup>		V <sub>CC</sub> -0.4	-	-	
	V <sub>OL</sub>	低电平输出 <sup>(1)(2)</sup>	$I_{O}= \pm 5\text{ mA}, 2.7 \leq V_{CC} \leq 3.6$	-	-	0.4	
	V <sub>OH</sub>	高电平输出 <sup>(1)(3)</sup>		V <sub>CC</sub> -0.4	-	-	
	V <sub>OL</sub>	低电平输出 <sup>(1)(2)</sup>	$I_{O}= \pm 12\text{ mA}, 2.7 \leq V_{CC} \leq 3.6$	-	-	1.3	
	V <sub>OH</sub>	高电平输出 <sup>(1)(3)</sup>		V <sub>CC</sub> -1.3	-	-	
	V <sub>OL</sub>	低电平输出 <sup>(1)(2)</sup>	$I_{O}= \pm 0.5\text{ mA}, 1.08 \leq V_{CC} \leq 1.8$ (GPIO_LP <sup>(4)</sup> )	-	-	0.2	
	V <sub>OH</sub>	高电平输出 <sup>(1)(3)</sup>		V <sub>CC</sub> -0.2	-	-	
高驱动	V <sub>OL</sub>	低电平输出 <sup>(1)(2)</sup>	$I_{O}= \pm 6\text{ mA}, 1.8 \leq V_{CC} < 2.7$	-	-	0.4	
	V <sub>OH</sub>	高电平输出 <sup>(1)(3)</sup>		V <sub>CC</sub> -0.4	-	-	
	V <sub>OL</sub>	低电平输出 <sup>(1)(2)</sup>	$I_{O}= \pm 8\text{ mA}, 2.7 \leq V_{CC} \leq 3.6$	-	-	0.4	
	V <sub>OH</sub>	高电平输出 <sup>(1)(3)</sup>		V <sub>CC</sub> -0.4	-	-	
	V <sub>OL</sub>	低电平输出 <sup>(1)(2)</sup>	$I_{O}= \pm 20\text{ mA}, 2.7 \leq V_{CC} \leq 3.6$	-	-	1.3	
	V <sub>OH</sub>	高电平输出 <sup>(1)(3)</sup>		V <sub>CC</sub> -1.3	-	-	
	V <sub>OL</sub>	低电平输出 <sup>(1)(2)</sup>	$I_{O}= \pm 20\text{ mA}, 2.97 \leq V_{CC} \leq 3.6$	-	-	0.88	
	V <sub>OH</sub>	高电平输出 <sup>(1)(3)</sup>		V <sub>CC</sub> -0.88	-	-	
	V <sub>OL</sub>	低电平输出 <sup>(1)(2)</sup>	$I_{O}= \pm 1\text{ mA}, 1.08 \leq V_{CC} \leq 1.8$ (GPIO_LP <sup>(4)</sup> )	-	-	0.2	
	V <sub>OH</sub>	高电平输出 <sup>(1)(3)</sup>		V <sub>CC</sub> -0.2	-	-	
	V <sub>OL</sub>	低电平输出 <sup>(1)(2)</sup>	$I_{O}= \pm 2\text{ mA}, 1.08 \leq V_{CC} \leq 1.8$ (GPIO_LP <sup>(4)</sup> )	-	-	0.32	
	V <sub>OH</sub>	高电平输出 <sup>(1)(3)</sup>		V <sub>CC</sub> -0.32	-	-	
	V <sub>OL</sub>	低电平输出 <sup>(1)(2)</sup>	$I_{O}= \pm 3\text{ mA}, 1.08 \leq V_{CC} \leq 1.8$ (GPIO_LP <sup>(4)</sup> )	-	-	0.4	
	V <sub>OH</sub>	高电平输出 <sup>(1)(3)</sup>		V <sub>CC</sub> -0.4	-	-	
IIC/FM+	VOLFM+	低电平输出 <sup>(1)(2)</sup>	$I_{O}=20\text{ mA}, 2.7 \leq V_{CC} \leq 3.6$	-	-	0.4	

1. 量产测试保证。
2. 器件的  $I_{IO}$  灌电流必须一直考虑表 3-2 中规定的绝对最大额定。 $I_{IO}$  ( $I/O$  端口和控制引脚) 之和一定不能超过  $I_{VSS}$ 。
3. 器件的  $I_{IO}$  拉电流必须始终遵循表 3-2 所列的绝对最大额定值， $I_{IO}$  ( $I/O$  端口和控制引脚) 的总和不得超过  $I_{VCC}$ 。
4. GPIO\_LP 表示 BGA64 封装 PC6、PC7、PC8、PC9、PB12、PB13、PB14、PB15 端子。

## 输出交流特性

表 3-30 I/O 交流特性

驱动设置	符号	参数	条件 <sup>(3)</sup>	最小值	典型值	最大值	单位
低驱动	$f_{max(IO)out}$	最大频率 <sup>(1)</sup>	$C_L=30 \text{ pF}, V_{CC} \geq 2.7 \text{ V}$	-	-	20	MHz
			$C_L=30 \text{ pF}, V_{CC} \geq 1.8 \text{ V}$	-	-	10	
			$C_L=10 \text{ pF}, V_{CC} \geq 2.7 \text{ V}$	-	-	40	
			$C_L=10 \text{ pF}, V_{CC} \geq 1.8 \text{ V}$	-	-	20	
	$t_f(IO)out$ $t_r(IO)out$	输出高至低电平下降时间及输出低至高电平上升时间	$C_L=30 \text{ pF}, V_{CC} \geq 2.7 \text{ V}$	-	-	15	ns
			$C_L=30 \text{ pF}, V_{CC} \geq 1.8 \text{ V}$	-	-	25	
			$C_L=10 \text{ pF}, V_{CC} \geq 2.7 \text{ V}$	-	-	7.5	
			$C_L=10 \text{ pF}, V_{CC} \geq 1.8 \text{ V}$	-	-	15	
	$f_{max(IO)out}$	(GPIO_LP <sup>(2)</sup> )最大频率 <sup>(1)</sup>	$C_L=30 \text{ pF}, V_{CC} \geq 1.08 \text{ V}$	-	-	5	MHz
			$C_L=10 \text{ pF}, V_{CC} \geq 1.08 \text{ V}$	-	-	10	
	$t_f(IO)out$ $t_r(IO)out$	输出高至低电平下降时间及输出低至高电平上升时间(GPIO_LP <sup>(2)</sup> )	$C_L=30 \text{ pF}, V_{CC} \geq 1.08 \text{ V}$	-	-	60	ns
			$C_L=10 \text{ pF}, V_{CC} \geq 1.08 \text{ V}$	-	-	30	
中驱动	$f_{max(IO)out}$	最大频率 <sup>(1)</sup>	$C_L=30 \text{ pF}, V_{CC} \geq 2.7 \text{ V}$	-	-	45	MHz
			$C_L=30 \text{ pF}, V_{CC} \geq 1.8 \text{ V}$	-	-	22.5	
			$C_L=10 \text{ pF}, V_{CC} \geq 2.7 \text{ V}$	-	-	90	
			$C_L=10 \text{ pF}, V_{CC} \geq 1.8 \text{ V}$	-	-	45	
	$t_f(IO)out$ $t_r(IO)out$	输出高至低电平下降时间及输出低至高电平上升时间	$C_L=30 \text{ pF}, V_{CC} \geq 2.7 \text{ V}$	-	-	6	ns
			$C_L=30 \text{ pF}, V_{CC} \geq 1.8 \text{ V}$	-	-	10	
			$C_L=10 \text{ pF}, V_{CC} \geq 2.7 \text{ V}$	-	-	4	
			$C_L=10 \text{ pF}, V_{CC} \geq 1.8 \text{ V}$	-	-	6	
	$f_{max(IO)out}$	(GPIO_LP <sup>(2)</sup> )最大频率 <sup>(1)</sup>	$C_L=30 \text{ pF}, V_{CC} \geq 1.08 \text{ V}$	-	-	10	MHz
			$C_L=10 \text{ pF}, V_{CC} \geq 1.08 \text{ V}$	-	-	20	
	$t_f(IO)out$ $t_r(IO)out$	(GPIO_LP <sup>(2)</sup> )输出高至低电平下降时间及输出低至高电平上升时间	$C_L=30 \text{ pF}, V_{CC} \geq 1.08 \text{ V}$	-	-	30	ns
			$C_L=10 \text{ pF}, V_{CC} \geq 1.08 \text{ V}$	-	-	15	
高驱动	$f_{max(IO)out}$	最大频率 <sup>(1)</sup>	$C_L=30 \text{ pF}, V_{CC} \geq 2.7 \text{ V}$	-	-	100	MHz
			$C_L=30 \text{ pF}, V_{CC} \geq 1.8 \text{ V}$	-	-	50	
			$C_L=10 \text{ pF}, V_{CC} \geq 1.8 \text{ V}$	-	-	100	
	$t_f(IO)out$ $t_r(IO)out$	输出高至低电平下降时间及输出低至高电平上升时间	$C_L=30 \text{ pF}, V_{CC} \geq 2.7 \text{ V}$	-	-	4	ns
			$C_L=30 \text{ pF}, V_{CC} \geq 1.8 \text{ V}$	-	-	6	
			$C_L=10 \text{ pF}, V_{CC} \geq 2.7 \text{ V}$	-	-	2.5	
			$C_L=10 \text{ pF}, V_{CC} \geq 1.8 \text{ V}$	-	-	3.5	
	$f_{max(IO)out}$	(GPIO_LP <sup>(2)</sup> )最大频率 <sup>(1)</sup>	$C_L=30 \text{ pF}, V_{CC} \geq 1.08 \text{ V}$	-	-	20	MHz
			$C_L=10 \text{ pF}, V_{CC} \geq 1.08 \text{ V}$	-	-	40	
	$t_f(IO)out$		$C_L=30 \text{ pF}, V_{CC} \geq 1.08 \text{ V}$	-	-	15	ns

驱动设置	符号	参数	条件 <sup>(3)</sup>	最小值	典型值	最大值	单位
	$t_r(\text{IO})_{\text{out}}$	(GPIO_LP <sup>(2)</sup> )输出高至低电平下降时间及输出低至高电平上升时间	$C_L=10 \text{ pF}, V_{CC} \geq 1.08 \text{ V}$	-	-	8	

1. 最大频率在图 3-6 中定义。
2. GPIO\_LP 表示 BGA64 封装 PC6、PC7、PC8、PC9、PB12、PB13、PB14、PB15 端子。
3. 负载电容  $C_L$  必须将 PCB 和 MCU 引脚的电容考虑在内（产品型号 HC32F472KCHI/ HC32F472KEHI 的 DA 输出用引脚 PA4~PA7、PC4、PC5、PE7、PE8 与电路板的电容可粗略地估算为 20 pF；USB 引脚 PA11、PA12 及 I2C 引脚 PB6、PB7、PB10、PB11 及 MD 引脚 PF3 与电路板的电容分别可粗略地估算为 15 pF；其他引脚与电路板的电容可粗略地估算为 10 pF）。




图 3-6 I/O 交流特性定义

### 3.3.12 I2C 接口特性

表 3-31 I2C 电气特性

符号	参数	标准模式 (SM)		快速模式 (FM)		快速模式Plus (FM+) (3)		单位
		Min	Max	Min	Max	Min	Max	
fSCL	SCL频率	0	100	0	400	0	1000	kHz
t <sub>HD;STA</sub>	开始条件/重新开始条件Hold	4.0	-	0.6	-	0.26	-	μs
t <sub>LOW</sub>	SCL低电平	4.7	-	1.3	-	0.5	-	μs
t <sub>HIGH</sub>	SCL高电平	4	-	0.6	-	0.26	-	μs
t <sub>TSU;STA</sub>	重新开始条件Setup	4.7	-	0.6	-	0.26	-	μs
t <sub>HD;DAT</sub>	数据Hold <sub>(1)</sub>	0	-	0	-	0	-	μs
t <sub>TSU;DAT</sub>	数据Setup <sub>(1)</sub>	30+ t <sub>I2C</sub> 基准时钟周期(2)	-	30+ t <sub>I2C</sub> 基准时钟周期(2)	-	30+ t <sub>I2C</sub> 基准时钟周期(2)	-	ns
t <sub>R</sub>	SCL/SDA的上升时间	-	1000	-	300	-	120	ns
t <sub>F</sub>	SCL/SDA的下降时间	-	300	-	300	-	120	ns
t <sub>TSU;STO</sub>	停止条件Setup	4	-	0.6	-	0.26	-	μs
t <sub>BUF</sub>	停止条件到开始条件间的 BUS空闲时间	4.7	-	1.3	-	0.5	-	μs
C <sub>b</sub>	负载电容	-	400	-	400	-	550	pF

1. 量产测试保证。
2. t<sub>I2C</sub>基准时钟周期即 I2C 基准时钟周期，由 I2C\_CCR.FREQ[2:0]位设定。
3. FM+模式下，I2C 功能需配置在 PB6、PB7、PB10、PB11 端口。




图 3-7 I2C 总线时序定义

### 3.3.13 MDIO 接口特性

表 3-32 MDIO 电气特性

符号	性能指标	Min	Typ	Max	Unit
$f_{MDC}$	MDC时钟频率	-	-	4	MHz
$t_{setup}$	MDIO setup时间 <sup>(1)</sup>	10	-	-	ns
$t_{hold}$	MDIO hold时间 <sup>(1)</sup>	10	-	-	ns
$t_{delay}$	MDIO输出延时 <sup>(1)</sup>	-	-	175	ns

1. 量产测试保证。




图 3-8 MDIO 时序

### 3.3.14 SPI 接口特性

表 3-33 SPI 电气特性

Symbol	parameter	Conditions	min	max	Unit
$t_w(SCKH)$	SCK高电平时间	主机模式 <sup>(4)</sup> , $1.8 \text{ V} \leq V_{CC} \leq 3.6 \text{ V}$	$T_{PCLK1}-1^{(5)}$	$T_{PCLK1}+1^{(5)}$	ns
		从机模式 <sup>(4)</sup> , $1.8 \text{ V} \leq V_{CC} \leq 3.6 \text{ V}$	$3 \times T_{PCLK1}-1^{(5)}$	$3 \times T_{PCLK1}+1^{(5)}$	ns
$t_w(SCKL)$	SCK低电平时间	主机模式, $1.8 \text{ V} \leq V_{CC} < 3.6 \text{ V}$	$T_{PCLK1}-1^{(5)}$	$T_{PCLK1*1}+1^{(5)}$	ns
		从机模式, $1.8 \text{ V} \leq V_{CC} < 3.6 \text{ V}$	$3 \times T_{PCLK1}-1^{(5)}$	$3 \times T_{PCLK1}+1^{(5)}$	ns
$t_{su}(SI)$	Data输入建立时间	从机模式, $1.8 \text{ V} \leq V_{CC} \leq 3.6 \text{ V}$	4	-	ns
$t_h(SI)$	Data输入保持时间	从机模式, $1.8 \text{ V} \leq V_{CC} \leq 3.6 \text{ V}$	3	-	ns
$t_v(SO)$	Data输出有效时间	从机模式, $2.7 \text{ V} \leq V_{CC} \leq 3.6 \text{ V}^{(1)}$	-	15	ns
		从机模式, $1.8 \text{ V} \leq V_{CC} < 2.7 \text{ V}$	-	26	ns
$t_{su}(MI)$	Data输入建立时间	主机模式, $2.7 \text{ V} \leq V_{CC} \leq 3.6 \text{ V}^{(1)}$	5	-	ns
		主机模式, $1.8 \text{ V} \leq V_{CC} < 2.7 \text{ V}$	9	-	ns
$t_h(MI)$	Data输入保持时间	主机模式, $2.7 \text{ V} \leq V_{CC} \leq 3.6 \text{ V}^{(1)}$	5	-	ns
		主机模式, $1.8 \text{ V} \leq V_{CC} < 2.7 \text{ V}$	15	-	ns
$t_{su}(SS)$	SS建立时间	从机模式, $1.8 \text{ V} \leq V_{CC} \leq 3.6 \text{ V}$	$6 \times T_{PCLK1}^{(5)}$	-	ns
		主机模式, $2.7 \text{ V} \leq V_{CC} \leq 3.6 \text{ V}$	$-5 + N \times T_{SCK}^{(2)}(5)$	-	ns
		主机模式, $1.8 \text{ V} \leq V_{CC} < 2.7 \text{ V}$	$-10 + N \times T_{SCK}^{(2)}(5)$	-	ns
$t_h(SS)$	SS保持时间	从机模式, $1.8 \text{ V} \leq V_{CC} \leq 3.6 \text{ V}$	$6 \times T_{PCLK1}^{(5)}$	-	ns
		主机模式, $2.7 \text{ V} \leq V_{CC} \leq 3.6 \text{ V}$	$-5 + N \times T_{SCK}^{(3)}(5)$	-	ns
		主机模式, $1.8 \text{ V} \leq V_{CC} < 2.7 \text{ V}$	$-10 + N \times T_{SCK}^{(3)}(5)$	-	ns
$t_v(MO)$	Data输出有效时间	主机模式, $2.7 \text{ V} \leq V_{CC} \leq 3.6 \text{ V}^{(1)}$	-	4	ns
		主机模式, $1.8 \text{ V} \leq V_{CC} \leq 2.7 \text{ V}$	-	9	ns

1: 量产测试保证。

2:  $N=1 \sim 8$  由寄存器 SPI\_CFG1.MSSI[2:0]决定。

3:  $N=1 \sim 8$  由寄存器 SPI\_CFG1.MSSDL[2:0]决定。

4:  $t_w(SCKH)$ 和  $t_w(SCKL)$ 的数值由 SPI\_CFG2.MBR 决定, 表格中所列值为 SPI\_CFG2.MBR=0 的值。

5:  $T_{PCLK1}$ 是指时钟 PCLK1 的 1 个周期,  $T_{SCK}$ 是指 SPI 通信时钟的 1 个周期。




图 3-9 SPI 时序定义 (从机模式, CPHA=0)




图 3-10 SPI 时序定义 (从机模式, CPHA=1)




图 3-11 SPI 时序定义（主机模式）

### 3.3.15 QSPI 接口特性

表 3-34 QSPI 电气特性

Symbol	parameter	Min	Max	Unit
tQscyc	SCK 时钟周期数	2	64	Thclk
tQSWH	SCK 高电平	$t_{Qscyc} \times 0.4$	-	ns
tQSWL	SCK 低电平	$t_{Qscyc} \times 0.4$	-	ns
tsu	数据输入建立时间 (2.7 V~3.6 V) <sup>(1)</sup>	5	-	ns
	数据输入建立时间 (1.8 V~2.7 V)	5	-	ns
tIH	数据输入保持时间 (2.7 V~3.6 V) <sup>(1)</sup>	5	-	ns
	数据输入保持时间 (1.8 V~2.7 V)	15	-	ns
tOD	数据输出迟延 <sup>(1)</sup>	-	4	ns
tOH	数据输出保持时间	0	-	ns

1. 量产测试保证。




图 3-12 QSPI 时钟时序




图 3-13 QSPI 时序定义

### 3.3.16 USB 接口特性

表 3-35 USB Full-Speed 电气特性

Symbol	Parameter	Conditions	Min.(3)	Typ.	Max.(3)	单位
输入	V <sub>CC</sub>	工作电压(2)	-	3.0	-	V
	V <sub>IL</sub>	输入低电平(1)	-	-	0.8	V
	V <sub>IH</sub>	输入高电平(1)	-	2.0	-	V
	V <sub>DI</sub>	差分输入灵敏度(1)	-	0.2	-	V
	V <sub>CM</sub>	差分共模电压(1)	-	0.8	-	V
输出	V <sub>OL</sub>	静态输出低电平(1)(4)	R <sub>L</sub> =1.5 kΩ to 3.6 V	-	-	V
	V <sub>OH</sub>	静态输出高电平(1)(4)	R <sub>L</sub> =15 kΩ to V <sub>SS</sub>	2.8	-	V
	V <sub>CROS</sub>	Cross-over电压	C <sub>L</sub> =50 pF	1.3	-	V
	t <sub>R</sub>	上升时间	C <sub>L</sub> =50 pF, 10%~90% of  V <sub>OH</sub> -V <sub>OL</sub>	4	-	ns
	t <sub>F</sub>	下降时间	C <sub>L</sub> =50 pF, 10%~90% of  V <sub>OH</sub> -V <sub>OL</sub>	4	-	ns
	t <sub>RFMA</sub>	上升下降时间比t <sub>R</sub> /t <sub>F</sub>	C <sub>L</sub> =50 pF	90	-	%
R <sub>PD</sub>	下拉电阻(1)	V <sub>IN</sub> = V <sub>CC</sub> , in host mode	-	15.0	-	kΩ
R <sub>PU</sub>	上拉电阻(1)	V <sub>IN</sub> = V <sub>SS</sub> , idle state	0.900	1.2	1.575	kΩ
		V <sub>IN</sub> = V <sub>SS</sub> , in device mode	1.425	2.3	3.090	kΩ
Z <sub>DRV</sub>	输出阻抗(5)	Driving high or low	28	36	44	Ω

1. 量产测试保证。
2. 工作电压降至 2.7 V 时,仍可保证 USB 全速收发器的功能,但不能保证完整的 USB 全速电气特性,后者在 2.7 到 3.0 V 的 V<sub>CC</sub> 电压范围内会降级。
3. 所有电压均基于局部接地电位测得。
4. R<sub>L</sub> 是连接至 USB 全速驱动器的负载。
5. DP、DM 端口无需外接串联电阻进行阻抗匹配, Driver 输出已包括该匹配电阻, 此特性设计保证。
6. DP、DM 端口无需外接上拉/下拉电阻, PHY 内部已集成。

表 3-36 USB Low-Speed 电气特性

Symbol	Parameter	Conditions	Min. <sup>(1)</sup>	Typ.	Max. <sup>(1)</sup>	单位
输入	V <sub>CC</sub>	工作电压 <sup>(2)</sup>	-	3.0	-	V
	V <sub>IL</sub>	输入低电平	-	-	0.8	V
	V <sub>IH</sub>	输入高电平	-	2.0	-	V
	V <sub>DI</sub>	差分输入灵敏度	-	0.2	-	V
	V <sub>CM</sub>	差分共模电压	-	0.8	-	V
输出	V <sub>OL</sub>	静态输出低电平 <sup>(3)</sup> $R_L = 1.5 \text{ k}\Omega \text{ to } 3.6 \text{ V}$	-	-	0.3	V
	V <sub>OH</sub>	静态输出高电平 <sup>(3)</sup> $R_L = 15 \text{ k}\Omega \text{ to } V_{SS}$	2.8	-	3.6	V
	V <sub>CRS</sub>	Cross-over电压 $C_L = 200 \text{ pF} \sim 600 \text{ pF}$	1.3	-	2.0	V
	t <sub>R</sub>	上升时间 $C_L = 200 \text{ pF} \sim 600 \text{ pF}$ , 10%~90% of  V <sub>OH</sub> -V <sub>OL</sub>	75	-	300	ns
	t <sub>F</sub>	下降时间 $C_L = 200 \text{ pF} \sim 600 \text{ pF}$ , 10%~90% of  V <sub>OH</sub> -V <sub>OL</sub>	75	-	300	ns
	t <sub>RFMA</sub>	上升下降时间比t <sub>R</sub> /t <sub>F</sub> $C_L = 200 \text{ pF} \sim 600 \text{ pF}$	80	-	125	%
R <sub>PD</sub>	下拉电阻	$V_{IN} = V_{CC}$ , in host mode	-	15.0	-	kΩ
Z <sub>DRV</sub>	输出阻抗 <sup>(4)</sup>	Driving high or low	28	36	44	Ω

- 所有电压均基于局部接地电位测得。
- 工作电压降至 2.7 V 时,仍可保证 USB 低速收发器的功能,但不能保证完整的 USB 低速电气特性,后者在 2.7 到 3.0 V 的 V<sub>CC</sub> 电压范围内会劣化。
- R<sub>L</sub> 是连接至 USB 低速驱动器的负载。
- DP、DM 端口无需外接串联电阻进行阻抗匹配, Driver 输出已包括该匹配电阻, 此特性设计保证。
- DP、DM 端口无需外接上拉/下拉电阻, PHY 内部已集成。




图 3-14 USB 上升/下降时间及 Cross Over 电压定义

### 3.3.17 USART 接口特性

表 3-37 USART 电气特性

符号	参数		最小值	最大值	单位
$t_{cyc}$	输入时钟周期数		4	-	$t_{PCLK1}$
	时钟同步模式		6	-	
$t_{CKw}$	输入时钟宽度		0.4	0.6	$t_{cyc}$
$t_{CKr}$	输入时钟上升时间		-	5	ns
$t_{CKf}$	输入时钟下降时间		-	5	ns
$t_{TD}$	发送延迟时间 $2.7 \text{ V} \leq V_{cc} \leq 3.6 \text{ V}^{(1)}$	时钟同步模式	-	23	ns
	发送延迟时间 $1.8 \text{ V} \leq V_{cc} < 2.7 \text{ V}$	时钟同步模式	-	30	ns
$t_{RDS}$	接收数据建立时间 $2.7 \text{ V} \leq V_{cc} \leq 3.6 \text{ V}^{(1)}$	时钟同步模式	17	-	ns
	接收数据建立时间 $1.8 \text{ V} \leq V_{cc} < 2.7 \text{ V}$	时钟同步模式	23	-	ns
$t_{RDH}$	接收数据保持时间	时钟同步模式	5	-	ns

1. 量产测试保证。

表 3-38 USART 最高波特率

模式	最高波特率
UART	PCLK1/8
	PCLK1/32
时钟同步模式 $2.7 \text{ V} \leq V_{cc} \leq 3.6 \text{ V}$	6.0 Mbps
时钟同步模式 $1.8 \text{ V} \leq V_{cc} < 2.7 \text{ V}$	4.0 Mbps




图 3-15 USART 时钟时序




图 3-16 USART (CSI) 输入输出时序

### 3.3.18 JTAG 接口特性

表 3-39 JTAG 接口特性

Symbol	Item	Min	Typ	Max	Unit
t <sub>TCKcyc</sub>	JTCK clock cycle time	50	-	-	ns
t <sub>TCKH</sub>	JTCK clock high pulse width	15	-	-	ns
t <sub>TCKL</sub>	JTCK clock low pulse width	15	-	-	ns
t <sub>TCKr</sub>	JTCK clock rise time	-	-	5	ns
t <sub>TCKf</sub>	JTCK clock fall time	-	-	5	ns
t <sub>TMSS</sub>	JTMS setup time <sup>(1)</sup>	10	-	-	ns
t <sub>TMSh</sub>	JTMS hold time <sup>(1)</sup>	10	-	-	ns
t <sub>TDIs</sub>	JTDI setup time <sup>(1)</sup>	10	-	-	ns
t <sub>TDlh</sub>	JTDI hold time <sup>(1)</sup>	10	-	-	ns
t <sub>TDod</sub>	JTDO data delay time <sup>(1)</sup>	10	-	25	ns

1. 量产测试保证。




图 3-17 JTAG TCK 时钟




图 3-18 JTAG 输入输出

### 3.3.19 SWD 接口特性

表 3-40 SWD 接口特性

Symbol	Item	Min	Typ	Max	Unit
t <sub>SWCLKcyc</sub>	SWCLK clock cycle time	50	-	-	ns
t <sub>SWCLKH</sub>	SWCLK clock high pulse width	15	-	-	ns
t <sub>SWCLKL</sub>	SWCLK clock low pulse width	15	-	-	ns
t <sub>SWCLKr</sub>	SWCLK clock rise time	-	-	5	ns
t <sub>SWCLKf</sub>	SWCLK clock fall time	-	-	5	ns
t <sub>SWDI<sub>s</sub></sub>	SWDI setup time <sup>(1)</sup>	10	-	-	ns
t <sub>SWDI<sub>h</sub></sub>	SWDI hold time <sup>(1)</sup>	10	-	-	ns
t <sub>SWDO<sub>d</sub></sub>	SWDO data delay time <sup>(1)</sup>	2	-	25	ns

1. 量产测试保证。




图 3-19 SWD SWCLK 时钟




图 3-20 SWDIO 输入输出

### 3.3.20 ETM 接口特性

表 3-41 ETM 接口特性

Symbol	Item	Min	Typ	Max	Unit
$t_{TRCLKcyc}$	TRACECK clock cycle time	20	-	-	ns
$t_{TRCKH}$	TRACECK clock high pulse width	7	-	-	ns
$t_{TRCKL}$	TRACECK clock low pulse width	7	-	-	ns
$t_{TRCKr}$	TRACECK clock rise time	-	-	2.5	ns
$t_{TRCKf}$	TRACECK clock fall time	-	-	2.5	ns
$t_{TRDd}$	TRACED[3:0] output delay time <sup>(1)</sup>	1.6	-	8.4	ns

1. 量产测试保证。




图 3-21 TRACE 时钟




图 3-22 TRACE DATA 输出

### 3.3.21 12 位 ADC 特性

表 3-42 ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V <sub>AVCC</sub>	电源	-	1.8	-	3.6	V
V <sub>REFH</sub>	正参考电压 <sup>(1)</sup>	-	1.8	-	V <sub>AVCC</sub>	V
V <sub>REFL</sub>	负参考电压	-	-	V <sub>AVSS</sub>	-	V
f <sub>ADC</sub>	ADC转换时钟频率	高速工作模式下 V <sub>AVCC</sub> = 2.4 ~ 3.6 V	1	-	60	MHz
		低速工作模式下 V <sub>AVCC</sub> = 1.8 ~ 2.4 V	1	-	30	
		超低速工作模式	1	-	8	
V <sub>A1N</sub>	转换电压范围	-	V <sub>REFL</sub>	-	V <sub>REFH</sub>	V
R <sub>A1N</sub>	外部输入阻抗 <sup>(2)</sup>	详见公式1	-	-	50	kΩ
R <sub>ADC</sub>	采样开关电阻 <sup>(2)</sup>	-	-	3	6	kΩ
C <sub>ADC</sub>	内部采样和保持电容 (2)	-	-	4	7	pF
t <sub>D</sub>	触发器转换延迟 <sup>(2)</sup>	f <sub>ADC</sub> = 60 MHz	-	-	0.3	μs
t <sub>s</sub>	采样时间 <sup>(2)</sup>	f <sub>ADC</sub> =60 MHz	0.183	-	4.266	μs
			11	-	255	1/f <sub>ADC</sub>
t <sub>CONV</sub>	单通道总转换时间 <sup>(2)</sup> (包括采样时间)	f <sub>ADC</sub> = 60 MHz 12位分辨率	0.4	-	-	μs
		f <sub>ADC</sub> = 60 MHz 10位分辨率	0.37	-	-	μs
		f <sub>ADC</sub> = 60 MHz 8位分辨率	0.34	-	-	μs
		20到268 (采样时间t <sub>s</sub> +逐次趋近n位分辨率+1)				1/f <sub>ADC</sub>
f <sub>S</sub>	采样率 <sup>(2)</sup> f <sub>ADC</sub> = 60 MHz	12位分辨率单ADC	-	-	2.5	MspS
t <sub>ST</sub>	上电时间 <sup>(2)</sup>	-	-	1	2	μs

1. 0≤V<sub>AVCC</sub> - V<sub>REFH</sub>≤1.2V。

2. 设计保证。

#### 公式 1: RAIN 最大值公式

$$R_{A1N} = \frac{k-1}{f_{ADC} \times C_{ADC} \times \ln(2^{N+2})} \cdot R_{ADC}$$

上式 (公式 1) 用于确定使误差低于 1/4 LSB 的最大外部阻抗。其中 N = 12 (12 位分辨率), k 为 ADC\_SSTR 寄存器中定义的采样周期数。

高速通道: PC0~3、PA0~3。

低速通道: 除高速通道以外其他通道。

**表 3-43 高速输入通道静态精度@ f<sub>ADC</sub>=60 MHz**

符号	参数	条件	典型值	最大值	单位
E <sub>T</sub>	总未调整误差	f <sub>ADC</sub> =60 MHz 输入源阻抗<1KΩ V <sub>REFH</sub> =V <sub>AVCC</sub> =2.4/ 3.6 V T <sub>A</sub> =-40 °C/ 105 °C	±4.5	±6	LSB
E <sub>O</sub>	偏移误差		±3.5	±6	LSB
E <sub>G</sub>	增益误差		±3.5	±6	LSB
E <sub>D</sub>	微分非线性误差		±1	±3	LSB
E <sub>L</sub>	积分非线性误差		±1.5	±4	LSB

**表 3-44 高速输入通道静态精度@ f<sub>ADC</sub>=30 MHz**

符号	参数	条件	典型值	最大值	单位
E <sub>T</sub>	总未调整误差	f <sub>ADC</sub> =30 MHz 输入源阻抗<1 KΩ V <sub>REFH</sub> =V <sub>AVCC</sub> =1.8 V T <sub>A</sub> =-40 °C/ 105 °C	±4.5	±6	LSB
E <sub>O</sub>	偏移误差		±3.5	±6	LSB
E <sub>G</sub>	增益误差		±3.5	±6	LSB
E <sub>D</sub>	微分非线性误差		±1	±3	LSB
E <sub>L</sub>	积分非线性误差		±1.5	±4	LSB

**表 3-45 高速输入通道动态精度@ f<sub>ADC</sub>=60 MHz**

符号	参数	条件	最小值	最大值	单位
ENOB	有效位数	f <sub>ADC</sub> =60 MHz 输入信号频=2 kHz 输入源阻抗=0 Ω V <sub>REFH</sub> =V <sub>AVCC</sub> =2.4/ 3.6 V T <sub>A</sub> =-40 °C/ 105 °C	10.5	-	Bits
SINAD	信噪谐波比		64.3	-	dB
SNR	信噪比		64.4	-	dB
THD	总谐波失真		-	-78.1	dB

**表 3-46 高速输入通道动态精度@ f<sub>ADC</sub>=30 MHz**

符号	参数	条件	最小值	最大值	单位
ENOB	有效位数	f <sub>ADC</sub> =30 MHz 输入信号频=2 kHz 输入源阻抗=0 Ω V <sub>REFH</sub> =V <sub>AVCC</sub> =1.8 V T <sub>A</sub> =-40 °C/ 105 °C	10.6	-	Bits
SINAD	信噪谐波比		67.0	-	dB
SNR	信噪比		67.1	-	dB
THD	总谐波失真		-	-75.1	dB

表 3-47 低速输入通道静态精度@ f<sub>ADC</sub>=60 MHz

符号	参数	条件	典型值	最大值	单位
E <sub>T</sub>	总未调整误差	f <sub>ADC</sub> =60 MHz 输入源阻抗<1 kΩ V <sub>REFH</sub> =V <sub>AVCC</sub> =2.4/ 3.6 V T <sub>A</sub> =-40 °C/ 105 °C	±5.5	±7	LSB
E <sub>O</sub>	偏移误差		±4.5	±7	LSB
E <sub>G</sub>	增益误差		±4.5	±7	LSB
E <sub>D</sub>	微分非线性误差		±1.5	±3	LSB
E <sub>L</sub>	积分非线性误差		±2.0	±4	LSB

表 3-48 低速输入通道静态精度@ f<sub>ADC</sub>=30 MHz

符号	参数	条件	典型值	最大值	单位
E <sub>T</sub>	总未调整误差	f <sub>ADC</sub> =30 MHz 输入源阻抗<1 kΩ V <sub>REFH</sub> =V <sub>AVCC</sub> =1.8 V T <sub>A</sub> =-40 °C/ 105 °C	±5.5	±7	LSB
E <sub>O</sub>	偏移误差		±4.5	±7	LSB
E <sub>G</sub>	增益误差		±4.5	±7	LSB
E <sub>D</sub>	微分非线性误差		±1.5	±3	LSB
E <sub>L</sub>	积分非线性误差		±2.0	±4	LSB

表 3-49 低速输入通道动态精度@ f<sub>ADC</sub>=60 MHz

符号	参数	条件	最小值	最大值	单位
ENOB	有效位数	f <sub>ADC</sub> =60 MHz 输入信号频=2 kHz 输入源阻抗=0 Ω V <sub>REFH</sub> =V <sub>AVCC</sub> =2.4/ 3.6 V T <sub>A</sub> =-40 °C/ 105 °C	10.5	-	Bits
SINAD	信噪谐波比		64.4	-	dB
SNR	信噪比		64.4	-	dB
THD	总谐波失真		-	-80.3	dB

表 3-50 低速输入通道动态精度@ f<sub>ADC</sub>=30 MHz

符号	参数	条件	最小值	最大值	单位
ENOB	有效位数	f <sub>ADC</sub> =30 MHz 输入信号频=2 kHz 输入源阻抗=0 Ω V <sub>REFH</sub> =V <sub>AVCC</sub> =1.8 V T <sub>A</sub> =-40 °C/ 105 °C	10.6	-	Bits
SINAD	信噪谐波比		66.6	-	dB
SNR	信噪比		66.8	-	dB
THD	总谐波失真		-	-79.4	dB




图 3-23 ADC 精度特性

1. 另请参见上述表格。
2. 实际传输曲线举例。
3. 理想传输曲线。
4. 端点相关线。
5.  $E_T$  = 总未调整误差：实际和理想传输曲线间的最大偏离。  
 $E_0$  = 偏移误差：第一次实际转换和第一次理想转换间的偏差。  
 $E_G$  = 增益误差：最后一次理想转换和最后一次实际转换间的偏差。  
 $E_D$  = 微分非线性误差：实际步进和理想值间的最大偏离。  
 $E_L$  = 积分非线性误差：任何实际转换和端点相关线间的最大偏离。




图 3-24 使用 ADC 的典型连接

- 有关  $R_{AIN}$ 、 $R_{ADC}$  和  $C_{ADC}$  值的信息，请参见表 3-42。
- $C_{parasitic}$  表示 PCB 电容（取决于焊接和 PCB 布线质量）以及焊盘电容（约 5 pF）。 $C_{parasitic}$  值较高会导致转换精度降低。要解决这一问题，应减小  $f_{ADC}$ 。
- PA4~PA7、PC4、PC5、PB12~PB15 管脚 ADC 通道有此二极管。

#### 通用 PCB 设计准则

应按照下图所示对电源进行去耦。0.1  $\mu F$  电容应为（优质）陶瓷电容。这些电容应尽可能靠近芯片。




图 3-25 电源和参考电源去耦例

### 3.3.22 12 位 DAC 特性

表 3-51 12-bit DAC 端口输出允许且输出放大器允许时特性

符号	参数	条件	最小值	典型值	最大值	单位
V <sub>AVCC</sub>	模拟电源电压	-	1.8	3.3	3.6	V
V <sub>REFH</sub>	参考电源电压 (V <sub>REFH</sub> ) (3)	-	1.8	3.3	V <sub>AVCC</sub>	V
AO	输出电压范围 <sup>(1)</sup>	DACR.DAOGS2/ DAOGS1 = 0b0	0.2	-	V <sub>REFH</sub> -0.2	V
		DACR.DAOGS2/ DAOGS1 = 0b1	0.2	-	V <sub>AVCC</sub> -0.2	V
RL	负载电阻	-	300	-	-	Ω
CL	负载电容	-	-	-	100	pF
RO	输出电阻 <sup>(2)</sup>	-	-	-	2.5	Ω
DNL	微分非线性误差 (两个连续代码之间的偏差-1LSB) (1)	RL=300 Ω	-	-	±3	LSB
INL	积分非线性误差 (代码I处测得的值与代码0及最后一个代码4095之间连线上代码I处的值之间的差) (1)	RL=300 Ω	-	-	±4	LSB
OE	偏移误差 (代码 (0x800) 处测得值与理想值 V <sub>REFH</sub> /2 之间的差) (1)	RL=300 Ω	-	-	±25	LSB
GE	增益误差	RL=300 Ω	-	-	±1	%
T <sub>st</sub>	建立时间 (满刻度: 适用于到DAC输出达到最终值±4LSB时, 最低输入代码与最高输入代码之间12位输入代码转换)	-	-	-	4	μs
I <sub>avcc</sub>	模拟电源电流 (静态电流, 无负载)	-	-	-	2600	μA
I <sub>refh</sub>	参考电源电流 (静态电流)	-	-	-	260	μA
PSRR	电源抑制比 <sup>(2)</sup>	-	45	65	-	dB

1. 量产测试保证。
2. 设计保证。
3.  $0 \leq V_{AVCC}-V_{REFH} \leq 1.2 \text{ V}$ 。

表 3-52 12-bit DAC 端口输出允许且输出放大器禁止时特性

符号	参数	条件	最小值	典型值	最大值	单位
VAVCC	模拟电源电压	-	1.8	3.3	3.6	V
VREFH	参考电源电压	-	1.8	3.3	VAVCC	V
AO	输出电压范围 <sup>(1)</sup>	-	0	-	VREFH -1LSB	V
CL	负载电容	-	-	-	20	pF
RO	输出电阻 <sup>(2)</sup>	-	-	8	-	KΩ
DNL	微分非线性误差 (两个连续代码之间的偏差-1LSB) <sup>(1)</sup>	-	-	-	±2	LSB
INL	积分非线性误差 (代码l处测得的值与代码0及最后一个代码4095之间连线上代码l处的值之间的差) <sup>(1)</sup>	-	-	-	±4	LSB
TUE	总不可调整误差	-	-	-	±24	LSB
Tst	建立时间 (适用于到DAC输出达到最终值±4LSB时, 最低输入代码与最高输入代码之间12位输入代码转换, CL=20 pF)	-	-	-	4	μs
Iavcc	模拟电源电流 (静态电流)	-	-	-	2	μA
Irefh	参考电源电流 (静态电流)	-	-	-	250	μA

1. 量产测试保证。

2. 设计保证。

表 3-53 12-bit DAC 端口输出禁止且输出放大器禁止时特性

符号	参数	条件	最小值	典型值	最大值	单位
V <sub>AVCC</sub>	模拟电源电压	-	1.8	3.3	3.6	V
V <sub>REFH</sub>	参考电源电压	-	1.8	3.3	V <sub>AVCC</sub>	V
AO	输出电压范围 <sup>(1)</sup>	-	0	-	V <sub>REFH</sub> -1LSB	-
DNL	微分非线性误差 (两个连续代码之间的偏差-1LSB) <sup>(1)</sup>	-	-	-	±2	LSB
TUE	总不可调整误差 <sup>(1)</sup>	-	-	-	±5	LSB
T <sub>st</sub>	建立时间 (适用于到DAC输出达到最终值±1 LSB时, 最低输入代码与最高输入代码之间12位输入代码转换, V <sub>REFH</sub> ≥2.7) (DAC输出接4个比较器) <sup>(1)</sup>	-	-	-	230	ns
	建立时间 (适用于到DAC输出达到最终值±32 LSB时, 最低输入代码与最高输入代码之间12位输入代码转换, V <sub>REFH</sub> ≥2.7) (DAC输出接4个比较器) <sup>(1)</sup>	-	-	-	135	ns
	建立时间 (适用于到DAC输出达到最终值±1 LSB时, 最低输入代码与最高输入代码之间12位输入代码转换, V <sub>REFH</sub> <2.7) (DAC输出接4个比较器) <sup>(1)</sup>	-	-	-	240	ns
	建立时间 (适用于到DAC输出达到最终值±32 LSB时, 最低输入代码与最高输入代码之间12位输入代码转换, V <sub>REFH</sub> <2.7) (DAC输出接4个比较器) <sup>(1)</sup>	-	-	-	145	ns
I <sub>avcc</sub>	模拟电源电流 (静态电流)	-	-	0.1	2	μA
I <sub>refh</sub>	参考电源电流 (静态电流)	-	-	146	250	μA

1. 设计保证。

### 3.3.23 温度传感器

表 3-54 温度传感器特性

符号	参数	条件	最小值	典型值	最大值	单位
T <sub>L</sub>	温度线性度	-	-2	-	+2	°C
T <sub>E</sub>	绝对精度 <sup>(1)</sup>	T <sub>A</sub> 25 °C, 105 °C两点定标	-2	-	+2	°C

1. 实际特性与定标点温度的精度有关。如果使用芯片预置的数据定标，由于量产测试环境的温度存在差异，特性不做保证。

### 3.3.24 内置 VREFINT 特性

表 3-55 内置 VREFINT 特性

符号	参数	条件	最小值	典型值	最大值	单位
V <sub>REFINT</sub>	内部参考电压 <sup>(1)</sup>	-40 °C ≤ T <sub>J</sub> ≤ +125 °C	1.08	1.1	1.12	V
ΔV <sub>REFINT</sub>	温度误差 <sup>(2)</sup>	V <sub>AVCC</sub> = 3.3 V, -40 °C ≤ T <sub>J</sub> ≤ +125 °C	-	-	10	mV
T <sub>Coeff</sub>	温度系数 <sup>(2)</sup>	-40 °C ≤ T <sub>J</sub> ≤ +125 °C	-	-	80	ppm/ °C
t <sub>START</sub>	建立时间 <sup>(2)</sup>	-	-	-	15	μs
V <sub>REFINT_DIV1</sub>	1/4参考电压 <sup>(2)</sup>	-	24	25	26	% V <sub>REFINT</sub>
V <sub>REFINT_DIV2</sub>	1/2参考电压 <sup>(2)</sup>	-	49	50	51	
V <sub>REFINT_DIV3</sub>	3/4参考电压 <sup>(2)</sup>	-	74	75	76	

1. 量产测试保证。  
2. 设计保证。

### 3.3.25 AVCC 分压特性

表 3-56 AVCC 分压特性

符号	参数	条件	最小值	典型值	最大值	单位
V <sub>AVCC</sub>	模拟电源电压	-	1.8	3.3	3.6	V
V <sub>AVCC_DIV</sub>	1/2 AVCC分压 <sup>(1)</sup>	-	47	50	53	% V <sub>AVCC</sub>
t <sub>START</sub>	建立时间 <sup>(2)</sup>	-	-	-	15	μs
I <sub>AVCC</sub>	功耗	-	-	22	40	μA

1. 量产测试保证。  
2. 设计保证。

### 3.3.26 VREF 特性

表 3-57 VREF 特性

符号	参数	条件	最小值	典型值	最大值	单位
V <sub>AVCC</sub>	模拟电源电压	-	2.8	3.3	3.6	V
V <sub>REFH</sub>	输出基准电压 <sup>(1)</sup>	2.8 V ≤ V <sub>AVCC</sub> ≤ 3.6 V -40 °C ≤ T <sub>J</sub> ≤ +125 °C	2.47	2.5	2.53	V
T <sub>TRIM</sub>	校准刻度 <sup>(2)</sup>	-	-	2.5	-	mV
C <sub>L</sub>	负载电容 <sup>(3)</sup>	-	-	1	-	μF
ESR	等效串联电阻	C <sub>L</sub> = 1 μF	-	-	1	Ω
I <sub>LOAD</sub>	驱动电流	-	-	-	10	mA
I <sub>LINE_R</sub>	线性调整率 <sup>(2)</sup>	2.8 V ≤ V <sub>AVCC</sub> ≤ 3.6 V	-	1000	2000	ppm/V
I <sub>LOAD_R</sub>	负载调整率 <sup>(2)</sup>	500 μA ≤ I <sub>LOAD</sub> ≤ 10 mA	-	50	800	ppm/mA
T <sub>Coeff</sub>	温度系数 <sup>(2) (4)</sup>	-40 °C ≤ T <sub>J</sub> ≤ +125 °C	-	-	100	ppm/ °C
PSRR	电源抑制比 <sup>(2)</sup>	DC	-	60	-	dB
		100 KHz	-	40	-	
t <sub>START</sub>	建立时间 <sup>(2)</sup>	C <sub>L</sub> = 1 μF	-	-	800	μs

- 此特性指标受扭曲/挤压因素导致的芯片物理形变影响。该规格为无此类物理形变影响下的量产测试保证值。实际使用时需规避此类物理形变的发生。
- 设计保证。
- 使用 1 μF 电容负载时建议同时并联使用 100 nF 低 ESR 电容，以切断高频噪声，以便获得更好的 ADC/DAC 动态指标。
- 温度系数包含 BGR 电路部分的系数。

### 3.3.27 比较器特性

表 3-58 比较器特性

符号	参数	条件	最小值	典型值	最大值	单位
V <sub>AVCC</sub>	模拟电源电压	-	1.8	3.3	3.6	V
V <sub>i</sub>	输入电压范围	-	0	-	V <sub>AVCC</sub>	V
T <sub>cmp</sub>	比较时间 <sup>(1)</sup>	Step=200 mV with overdrive 100 mV 输入Slew Rate≥4 mV/ns	-	-	60	ns
T <sub>set</sub>	输入通道切换稳定时间	-	-	100	200	ns
V <sub>hyst</sub>	迟滞电压	HYST[2:0]=0b000	-	0	-	mV
		HYST[2:0]=0b001	-	10	-	mV
		HYST[2:0]=0b010	-	20	-	mV
		HYST[2:0]=0b011	-	30	-	mV
		HYST[2:0]=0b100	-	40	-	mV
		HYST[2:0]=0b101	-	50	-	mV
		HYST[2:0]=0b110	-	60	-	mV
		HYST[2:0]=0b111	-	70	-	mV
V <sub>offset</sub>	比较器输入失调电压	-	-15	-	+15	mV

1. 性能测试计算方法是从 CMP 输入管脚输入电压，到 CMP 输出管脚输出比较结果。




图 3-26 CMP 迟滞特性

### 3.3.28 EXMC 特性

表 3-59 内部 EXCLK 模式的 EXMC 特性

Symbol	Parameter	Min	Typ	Max	Unit
t_add_d	地址线输出迟延时间 (2.7 V~3.6 V) <sup>(1)</sup>	-	-	12	ns
	地址线输出迟延时间 (1.8 V~2.7 V)	-	-	18	ns
t_data_d	数据线输出迟延时间 (2.7 V~3.6 V) <sup>(1)</sup>	-	-	12	ns
	数据线输出迟延时间 (1.8 V~2.7 V)	-	-	18	ns
t_ce_d	CE 输出迟延时间 (2.7 V~3.6 V) <sup>(1)</sup>	-	-	9	ns
	CE 输出迟延时间 (1.8 V~2.7 V)	-	-	12	ns
t_we_d	WE 输出迟延时间 (2.7 V~3.6 V) <sup>(1)</sup>	-	-	9	ns
	WE 输出迟延时间 (1.8 V~2.7 V)	-	-	12	ns
t_oe_d	OE 输出迟延时间 (2.7 V~3.6 V) <sup>(1)</sup>	-	-	9	ns
	OE 输出迟延时间 (1.8 V~2.7 V)	-	-	12	ns
t_baa_d	BAA 输出迟延时间 (2.7 V~3.6 V) <sup>(1)</sup>	-	-	9	ns
	BAA 输出迟延时间 (1.8 V~2.7 V)	-	-	12	ns
t_adv_d	ADV 输出迟延时间 (2.7 V~3.6 V) <sup>(1)</sup>	-	-	9	ns
	ADV 输出迟延时间 (1.8 V~2.7 V)	-	-	12	ns
t_ale_d	ALE 输出迟延时间 (2.7 V~3.6 V) <sup>(1)</sup>	-	-	9	ns
	ALE 输出迟延时间 (1.8 V~2.7 V)	-	-	12	ns
t_data_s	数据线输入 Setup 时间 (2.7 V~3.6 V) <sup>(1)</sup>	24	-	-	ns
	数据线输入 Setup 时间 (1.8 V~2.7 V)	28	-	-	ns
t_data_h	数据线输入 Hold 时间 <sup>(1)</sup>	0	-	-	ns
t_rb_s	RB 输入 Setup 时间 (2.7 V~3.6 V) <sup>(1)</sup>	24	-	-	ns
	RB 输入 Setup 时间 (1.8 V~2.7 V)	28	-	-	ns
t_rb_h	RB 输入 Hold 时间 <sup>(1)</sup>	0	-	-	ns

1. 量产测试保证。

**表 3-60 反馈 EXCLK 模式的 EXMC 特性**

<b>Symbol</b>	<b>Parameter</b>	<b>Min</b>	<b>Typ</b>	<b>Max</b>	<b>Unit</b>
t_add_d	地址线输出迟延时间 (2.7 V~3.6 V) <sup>(1)</sup>	-	-	12	ns
	地址线输出迟延时间 (1.8 V~2.7 V)	-	-	18	ns
t_data_d	数据线输出迟延时间 (2.7 V~3.6 V) <sup>(1)</sup>	-	-	12	ns
	数据线输出迟延时间 (1.8 V~2.7 V)	-	-	18	ns
t_ce_d	CE 输出迟延时间 (2.7 V~3.6 V) <sup>(1)</sup>	-	-	9	ns
	CE 输出迟延时间 (1.8 V~2.7 V)	-	-	12	ns
t_we_d	WE 输出迟延时间 (2.7 V~3.6 V) <sup>(1)</sup>	-	-	9	ns
	WE 输出迟延时间 (1.8 V~2.7 V)	-	-	12	ns
t_oe_d	OE 输出迟延时间 (2.7 V~3.6 V) <sup>(1)</sup>	-	-	9	ns
	OE 输出迟延时间 (1.8 V~2.7 V)	-	-	12	ns
t_baa_d	BAA 输出迟延时间 (2.7 V~3.6 V) <sup>(1)</sup>	-	-	9	ns
	BAA 输出迟延时间 (1.8 V~2.7 V)	-	-	12	ns
t_adv_d	ADV 输出迟延时间 (2.7 V~3.6 V) <sup>(1)</sup>	-	-	9	ns
	ADV 输出迟延时间 (1.8 V~2.7 V)	-	-	12	ns
t_ale_d	ALE 输出迟延时间 (2.7 V~3.6 V) <sup>(1)</sup>	-	-	9	ns
	ALE 输出迟延时间 (1.8 V~2.7 V)	-	-	12	ns
t_data_s	数据线输入 Setup 时间 (2.7 V~3.6 V) <sup>(1)</sup>	7	-	-	ns
	数据线输入 Setup 时间 (1.8 V~2.7 V)	7	-	-	ns
t_data_h	数据线输入 Hold 时间 (2.7 V~3.6 V) <sup>(1)</sup>	5	-	-	ns
	数据线输入 Hold 时间 (1.8 V~2.7 V)	14	-	-	ns
t_rb_s	RB 输入 Setup 时间 (2.7 V~3.6 V) <sup>(1)</sup>	7	-	-	ns
	RB 输入 Setup 时间 (1.8 V~2.7 V)	7	-	-	ns
t_rb_h	RB 输入 Hold 时间 (2.7 V~3.6 V) <sup>(1)</sup>	5	-	-	ns
	RB 输入 Hold 时间 (1.8 V~2.7 V)	14	-	-	ns

1. 量产测试保证。




图 3-27 EXMC 输出信号时序图




图 3-28 EXMC 输入信号时序图

### 3.3.29 增益可调放大器特性

表 3-61 增益可调放大器特性

符号	参数	条件	最小值	典型值	最大值	单位
V <sub>AVCC</sub>	模拟电源电压	-	1.8	3.3	3.6	V
V <sub>os</sub>	输入失调电压	-	-8	-	8	mV
V <sub>i</sub>	输入电压范围	-	0.1*V <sub>AVCC</sub> / Gain	-	0.9*V <sub>AVCC</sub> / Gain	V
G <sub>E</sub>	增益误差	使用内部的模拟地AVSS作为PGA负相输入	Gain=2	-2	-	%
			Gain=2.133	-2	-	%
			Gain=2.286	-2	-	%
			Gain=2.667	-2	-	%
			Gain=2.909	-2	-	%
			Gain=3.2	-2.5	-	%
			Gain=3.556	-2.5	-	%
			Gain=4.0	-2.5	-	%
			Gain=4.571	-3.0	-	%
			Gain=5.333	-3.0	-	%
			Gain=6.4	-4.0	-	%
			Gain=8	-4.0	-	%
			Gain=10.667	-5.0	-	%
			Gain=16	-5.0	-	%
			Gain=32	-8.0	-	%

### 3.3.30 EIRQ 滤波特性

表 3-62 EIRQ 滤波特性

符号	参数	条件	最小值	典型值	最大值	单位
W <sub>F_EIRQ</sub>	EIRQ输入滤波宽度	INTC_NOCCR.NOCSEL = 0b00	0.4	-	1.2	μs
		INTC_NOCCR.NOCSEL = 0b01	0.8	-	2.3	μs
		INTC_NOCCR.NOCSEL = 0b10	1.7	-	4.5	μs
		INTC_NOCCR.NOCSEL = 0b11	3.4	-	8.9	μs

### 3.3.31 USART1 STOP 模式下 RX 滤波特性


表 3-63 USART1 STOP 模式下 RX 滤波特性

符号	参数	条件	最小值	典型值	最大值	单位
WF_USART1	USART1输入滤波宽度	USART1_NFC.USART1_NFS = 0b00	0.4	-	1.2	μs
		USART1_NFC.USART1_NFS = 0b01	0.8	-	2.3	μs
		USART1_NFC.USART1_NFS = 0b10	1.7	-	4.5	μs
		USART1_NFC.USART1_NFS = 0b11	3.4	-	8.9	μs

## 4 封装信息

### 4.1 封装尺寸


LQFP100 封装




Symbol	14x14 Millimeter		
	Min	Nom	Max
A	--	--	1.60
A1	0.05	--	0.15
A2	1.35	1.40	1.45
A3	0.59	0.64	0.69
b	0.17	--	0.27
b1	0.17	0.20	0.23
c	0.09	0.15	0.20
c1	0.09	0.127	0.16
D	15.80	16.00	16.20
D1	13.90	14.00	14.10
E	15.80	16.00	16.20
E1	13.90	14.00	14.10
e	0.50BSC		
L	0.45	--	0.75
L1	1.00REF		
θ	0	3.5°	7°

**NOTE:**

- Dimensions "D1" and "E1" do not include mold flash.



LQFP48 封装





Symbol	7x7 Millimeter		
	Min	Nom	Max
A	--	--	1.60
A1	0.05	--	0.15
A2	1.35	1.40	1.45
A3	0.59	0.64	0.69
b	0.17	--	0.27
b1	0.17	0.20	0.23
c	0.09	0.15	0.20
c1	0.09	0.127	0.16
D	8.80	9.00	9.20
D1	6.90	7.00	7.10
E	8.80	9.00	9.20
E1	6.90	7.00	7.10
e	0.50BSC		
L	0.45	0.60	0.75
L1	1.00REF		
θ	0	3.5°	7°

**NOTE:**

- Dimensions "D1" and "E1" do not include mold flash.

### BGA64 封装




DETAIL B(2:1)

Symbol	4x4 Millimeter		
	Min	Nom	Max
A	0.68	0.76	0.84
A1	0.13	0.18	0.23
A2	0.53	0.58	0.63
A3	0.40BSC		
b	0.20	0.25	0.30
D	3.90	4.00	4.10
D1	2.8BSC		
E	3.90	4.00	4.10
E1	2.8BSC		
e	0.40BSC		
L	0.475REF		
aaa	0.10		
ccc	0.08		
ddd	0.08		
eee	0.15		
fff	0.05		

DETAIL A(2:1)

## 4.2 焊盘示意图


LQFP100 封装 (14 mm x 14 mm)



**NOTE:**

- Dimensions are expressed in millimeters.

**BGA64 封装 (4 mm x 4 mm)**




**NOTE:**

- Dimensions are expressed in millimeters.

Dimension	Recommended values
Pitch	0.4 mm
Dpad	0.240 mm
Dsm	0.340 mm typ. (depends on the soldermask registration tolerance)
Stencil opening	0.240 mm
Stencil thickness	Between 0.100 mm and 0.125 mm

LQFP48 封装 (7 mm x 7 mm)




**NOTE:**

- Dimensions are expressed in millimeters.


## 4.3 丝印说明

以下给出各封装正面丝印的 Pin 1 位置和信息说明。

### LQFP100 封装 (14 mm x 14 mm) / LQFP48 封装 (7 mm x 7 mm)



### BGA64 封装 (4 mm x 4 mm)



#### 注意：

- 上图空白框表示与生产相关的可选标记，本节不作说明。

## 4.4 封装热阻系数

封装芯片在指定工作环境温度下工作时，芯片表面的结温  $T_J$  (°C)可以按照下面的公式计算：

$$T_J = T_A + (P_D \times \theta_{JA})$$

- $T_A$  是指封装芯片工作时的工作环境温度，单位是°C；
- $\theta_{JA}$  是指封装对工作环境的热阻系数，单位是°C/W；
- $P_D$  等于芯片的内部功耗和 I/O 功耗之和，单位是 W。芯片的内部功耗是产品的  $I_{DD} \times V_{DD}$ ，I/O 功耗指的是指芯片工作时 I/O 引脚产生的功耗，通常该部分值很小，可以忽略。

芯片在指定工作环境温度下工作时芯片表面的结温  $T_J$ ，不可以超出芯片可容许的最大结温度  $T_J$ 。

表 4-1 各封装热阻系数参考值

Package Type and Size	Thermal Resistance Junction-ambient Value ( $\theta_{JA}$ )	Unit
LQFP100 14 mm x 14 mm/ 0.5 mm pitch	55 +/- 10 %	°C/W
BGA64 4 mm x 4 mm/ 0.4 mm pitch	80 +/- 10 %	°C/W
LQFP48 7 mm x 7 mm/ 0.5 mm pitch	56 +/- 10 %	°C/W

## 5 订购信息

产品型号	HC32F472JCTI -LQ48	HC32F472JETI -LQ48	HC32F472KCHI -VFBGA64	HC32F472KEHI -VFBGA64	HC32F472PCTI -LQFP100	HC32F472PETI -LQFP100	
主频(MHz)	120						
内核	M4	M4	M4	M4	M4	M4	
Flash(KB)	256	512	256	512	256	512	
OTP(KB)	134						
RAM(KB)	64						
GPIO	39	39	55	55	85	85	
电压(V)	1.8 ~ 3.6						
DMA	2unit * 8ch						
定时及计数	Timer	23					
	WDT	1ch					
	SWDT	1ch					
	RTC	1ch					
通信接口	UART	6					
	MDIO	1ch					
	I <sup>2</sup> C	3					
	SPI	4					
	QSPI	1					
	USB_FS	1ch	1ch	-	-	1ch	1ch
	CAN-FD	3ch					
	EXMC	-					
模拟	ADC 12bit	3unit ,21ch	3unit ,21ch	3unit ,29ch	3unit ,29ch	3unit ,27ch	3unit ,27ch
	DAC 12bit	2ch	2ch	8ch	8ch	2ch	2ch
	PGA	3ch					
	OTS	✓					
	VREF	-	-	✓	✓	-	-
	CMP	2ch	2ch	4ch	4ch	2ch	2ch
	PVD	✓	✓	✓	✓	✓	✓
协处理	FMAC	✓	✓	✓	✓	✓	✓
	DCU	✓	✓	✓	✓	✓	✓
	MAU	✓	✓	✓	✓	✓	✓
安全	AES	AES256					
	TRNG	1					
	Hash	SHA256					
工作温度(°C)	-40~105	-40~105	-40~105	-40~105	-40~105	-40~105	
封装包装	封装形式	LQFP48 (7*7)	LQFP48 (7*7)	VFBGA64 (4*4)	VFBGA64 (4*4)	LQFP100 (14*14)	LQFP100 (14*14)
	包装形式	TRAY	TRAY	TRAY	TRAY	TRAY	TRAY

订购前, 请联系销售窗口咨询最新量产信息。

## 版本修订记录

版本号	修订日期	修订内容
Rev1.0	2023/12/18	初版发布。