【选型】国产高精度运算放大器COS8554用于高精度产品模拟信号的处理，采用TSSOP-14封装，供电电压1.8~5.5V模拟信号的与放大离不开运算放大器，不同的运算放大器适合用在不同的场合之中，比如低功耗、纳米功率级的运算放大器主要特点就是功耗极低，非常适合用在水表或各类电池供电的低功耗产品中；而测量仪表、高精仪器、光器件等场合则比较关注信号的准确性，所以更需要一颗高精度的产品。某客户的产品中进行物料的选型替换工作，对某运放进行了选型，详细要求如下：单电源轨对轨的1.8~5.5V，Vos在微伏级的，带宽在1MHz左右都可以，低功耗的，TSSOP-14封装。根据客户的需求给客户推荐了COS8554系列。下表给大家展示了此系列产品的详细参数：品牌科山芯创（COSINE）型号COS8554工作电压1.8V ~ 5.5VGBP带宽1.5MHz最大失调电压50μV温漂0.05μV/°C噪声@1kHz50nV/√Hz静态电流55μA轨到轨输入/输出Y/Y工作温度-40°C to +125°C封装SOP14、TSSOP14由上表我们可以看到，此颗芯片的参数是基本符合客户的选型要求，非常经典的高精度运算放大器系列，并且此系列产品的4通道产品还拥有客户所需要的TSSOP-14封装，可完美的满足客户的需求。综上所述，推荐COS8554系列用在高精度产品中进行模拟信号的处理，目前价格交期都较优，可联系世强了解。科山芯创的高精度零漂移运放还有COS1333、COS2333、COS4333、COS8551、COS8552可以供选择，来满足不同的场景及放大精度需求。

简介Zynq UltraScale+ MPSoC系列是Xilinx第二代Zynq平台。其亮点在于FPGA里包含了完整的ARM处理子系统（PS），包含了四核Cortex-A53处理器或双核Cortex-A53加双核Cortex-R5处理器，整个处理器的搭建都以处理器为中心，而且处理器子系统中集成了内存控制器和大量的外设，使处理器核在Zynq中完全独立于可编程逻辑单元，也就是说如果暂时没有用到可编程逻辑单元部分（PL）， ARM处理器的子系统也可以独立工作，这与以前的FPGA有本质区别，其是以处理器为中心的。Zynq就是两大功能块，PS 部分和 PL部分，说白了，就是ARM的SOC部分，和FPGA部分。其中，PS集成了APU ARM Cortex™-A53处理器，RPU Cortex-R5处理器，AMBA®互连，内部存储器（OCM），外部存储器接口（DDR Controller）和外设（IOU）。这些外设（IOU）主要包括USB总线接口，以太网接口，SD/eMMC接口，I2C总线接口，CAN总线接口，UART接口，GPIO等。高速接口如PCIe，SATA，Display Port。ZYNQ MPSoC芯片的总体框图PS: 处理系统（Processing System) , 就是与FPGA无关的ARM的SoC的部分。PL: 可编程逻辑 (Progarmmable Logic), 就是FPGA部分。1.1 PS和PL互联技术ZYNQ作为将高性能ARM Cortex-A53系列处理器与高性能FPGA在单芯片内紧密结合的产品，为了实现ARM处理器和FPGA之间的高速通信和数据交互，发挥ARM处理器和FPGA的性能优势，需要设计高效的片内高性能处理器与FPGA之间的互联通路。因此，如何设计高效的PL和PS数据交互通路是ZYNQ芯片设计的重中之重，也是产品设计的成败关键之一。本节，我们就将主要介绍PS和PL的连接，让用户了解PS和PL之间连接的技术。其实，在具体设计中我们往往不需要在连接这个地方做太多工作，我们加入IP核以后，系统会自动使用AXI接口将我们的IP核与处理器连接起来，我们只需要再做一点补充就可以了。AXI全称Advanced eXtensible Interface，是Xilinx从6系列的FPGA开始引入的一个接口协议，主要描述了主设备和从设备之间的数据传输方式。在ZYNQ中继续使用，版本是AXI4，所以我们经常会看到AXI4.0，ZYNQ内部设备都有AXI接口。其实AXI就是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）的一个部分，是一种高性能、高带宽、低延迟的片内总线，也用来替代以前的AHB和APB总线。第一个版本的AXI（AXI3）包含在2003年发布的AMBA3.0中，AXI的第二个版本AXI（AXI4）包含在2010年发布的AMBA 4.0之中。AXI协议主要描述了主设备和从设备之间的数据传输方式，主设备和从设备之间通过握手信号建立连接。当从设备准备好接收数据时，会发出READY信号。当主设备的数据准备好时，会发出和维持VALID信号，表示数据有效。数据只有在VALID和READY信号都有效的时候才开始传输。当这两个信号持续保持有效，主设备会继续传输下一个数据。主设备可以撤销VALID信号，或者从设备撤销READY信号终止传输。AXI的协议如图，T2时，从设备的READY信号有效，T3时主设备的VILID信号有效，数据传输开始。AXI握手时序图在ZYNQ中，支持AXI-Lite，AXI4和AXI-Stream三种总线，通过表5-1,我们可以看到这三种AXI接口的特性。接口协议特性应用场合AXI4-Lite地址/单数据传输低速外设或控制AXI4地址/突发数据传输地址的批量传输AXI4-Stream仅传输数据，突发传输数据流和媒体流传输AXI4-Lite：具有轻量级，结构简单的特点，适合小批量数据、简单控制场合。不支持批量传输，读写时一次只能读写一个字（32bit）。主要用于访问一些低速外设和外设的控制。AXI4：接口和AXI-Lite差不多，只是增加了一项功能就是批量传输，可以连续对一片地址进行一次性读写。也就是说具有数据读写的burst功能。上面两种均采用内存映射控制方式，即ARM将用户自定义IP编入某一地址进行访问，读写时就像在读写自己的片内RAM，编程也很方便，开发难度较低。代价就是资源占用过多，需要额外的读地址线、写地址线、读数据线、写数据线、写应答线这些信号线。AXI4-Stream：这是一种连续流接口，不需要地址线（很像FIFO，一直读或一直写就行）。对于这类IP，ARM不能通过上面的内存映射方式控制（FIFO根本没有地址的概念），必须有一个转换装置，例如AXI-DMA模块来实现内存映射到流式接口的转换。AXI-Stream适用的场合有很多：视频流处理；通信协议转换；数字信号处理；无线通信等。其本质都是针对数值流构建的数据通路，从信源（例如ARM内存、DMA、无线接收前端等）到信宿（例如HDMI显示器、高速AD音频输出，等）构建起连续的数据流。这种接口适合做实时信号处理。AXI4和AXI4-Lite接口包含5个不同的通道：Read Address ChannelWrite Address ChannelRead Data ChannelWrite Data ChannelWrite Response Channel其中每个通道都是一个独立的AXI握手协议。下面两个图分别显示了读和写的模型：AXI读数据通道AXI写数据通道在ZYNQ芯片内部用硬件实现了AXI总线协议，包括12个物理接口，分别为S_AXI_HP{0:3}_FPD，S_AXI_LPD，S_AXI_ACE_FPD，S_AXI_ACP_FPD，S_AXI_HPC{0,1}_FPD，M_AXI_HPM{0,1}_FPD，M_AXI_HPM0_LPD接口。S_AXI_HP{0:3}_FPD接口，是高性能/带宽的AXI4标准的接口，总共有四个，PL模块作为主设备连接。主要用于PL访问PS上的存储器（DDR和FPD Main Switch）S_AXI_LPD接口，高性能端口，连接PL到LPD。低延迟访问OCM和TCM，访问PS端DDR。S_AXI_HPC{0,1}_FPD接口，连接PL到FPD，可连接到CCI，访问L1和L2 Cache，由于通过CCI，访问DDR控制器会有较大延迟。M_AXI_HPM{0,1}_FPD接口，高性能总线，PS为master，连接FPD到PL，可用于CPU, DMA, PCIe等从PS推送大量数据到PL。M_AXI_HPM0_LPD接口，低延迟接口总线，PS为master，连接LPD到PL，可直接访问PL端的BRAM，DDR等，也经常用于配置PL端的寄存器。只有M_AXI_HPM{0,1}_FPD和M_AXI_HPM0_LPD是Master Port，即主机接口，其余都是Slave Port（从机接口）。主机接口具有发起读写的权限，ARM可以利用两个主机接口主动访问PL逻辑，其实就是把PL映射到某个地址，读写PL寄存器如同在读写自己的存储器。其余从机接口就属于被动接口，接受来自PL的读写，逆来顺受。在PS与PL互联应用，用的最多的接口为S_AXI_HP{0:3}_FPD、M_AXI_HPM{0,1}_FPD和M_AXI_HPM0_LPD。位于PS端的ARM直接有硬件支持AXI接口，而PL则需要使用逻辑实现相应的AXI协议。Xilinx在Vivado开发环境里提供现成IP如AXI-DMA，AXI-GPIO，AXI-Dataover, AXI-Stream都实现了相应的接口，使用时直接从Vivado的IP列表中添加即可实现相应的功能。下图为Vivado下的各种DMA IP：下面为几个常用的AXI接口IP的功能介绍：AXI-DMA：实现从PS内存到PL高速传输高速通道AXI-HP<---->AXI-Stream的转换AXI-FIFO-MM2S：实现从PS内存到PL通用传输通道AXI-HPM<----->AXI-Stream的转换AXI-Datamover：实现从PS内存到PL高速传输高速通道AXI-HP<---->AXI-Stream的转换，只不过这次是完全由PL控制的，PS是完全被动的。AXI-VDMA：实现从PS内存到PL高速传输高速通道AXI-HP<---->AXI-Stream的转换，只不过是专门针对视频、图像等二维数据的。AXI-CDMA：这个是由PL完成的将数据从内存的一个位置搬移到另一个位置，无需CPU来插手。关于如何使用这些IP，我们会在后面的章节中举例讲到。有时，用户需要开发自己定义的IP同PS进行通信，这时可以利用向导生成对应的IP。用户自定义IP核可以拥有AXI4-Lite，AXI4，AXI-Stream，PLB和FSL这些接口。后两种由于ARM这一端不支持，所以不用。有了上面的这些官方IP和向导生成的自定义IP，用户其实不需要对AXI时序了解太多（除非确实遇到问题），因为Xilinx已经将和AXI时序有关的细节都封装起来，用户只需要关注自己的逻辑实现即可。AXI协议严格的讲是一个点对点的主从接口协议，当多个外设需要互相交互数据时，我们需要加入一个AXI Interconnect模块，也就是AXI互联矩阵，作用是提供将一个或多个AXI主设备连接到一个或多个AXI从设备的一种交换机制（有点类似于交换机里面的交换矩阵）。这个AXI Interconnect IP核最多可以支持16个主设备、16个从设备，如果需要更多的接口，可以多加入几个IP核。AXI Interconnect基本连接模式有以下几种：N-to-1 Interconnectto-N InterconnectN-to-M Interconnect (Crossbar Mode)N-to-M Interconnect (Shared Access Mode)多对一的情况一对多的情况多对多读写地址通道多对多读写数据通道ZYNQ内部的AXI接口设备就是通过互联矩阵的的方式互联起来的，既保证了传输数据的高效性，又保证了连接的灵活性。Xilinx在Vivado里我们提供了实现这种互联矩阵的IP核axi_interconnect，我们只要调用就可以。AXI Interconnect IP1.2 ZYNQ芯片开发流程的简介由于ZYNQ将CPU与FPGA集成在了一起，开发人员既需要设计ARM的操作系统应用程序和设备的驱动程序，又需要设计FPGA部分的硬件逻辑设计。开发中既要了解Linux操作系统，系统的构架，也需要搭建一个FPGA和ARM系统之间的硬件设计平台。所以ZYNQ的开发是需要软件人员和硬件硬件人员协同设计并开发的。这既是ZYNQ开发中所谓的"软硬件协同设计”。ZYNQ系统的硬件系统和软件系统的设计和开发需要用到开发环境和调试工具：Xilinx Vivado。Vivado设计套件实现FPGA部分的设计和开发，管脚和时序的约束，编译和仿真，实现RTL到比特流的设计流程。Vivado并不是ISE设计套件的简单升级，而是一个全新的设计套件。它替代了ISE设计套件的所有重要工具，比如Project Navigator、Xilinx Synthesis Technology、Implementation、CORE Generator、Constraint、Simulator、Chipscope Analyzer、FPGA Editor等设计工具。Xilinx SDK（Software Development Kit）， SDK是Xilinx软件开发套件(SDK),在Vivado硬件系统的基础上，系统会自动配置一些重要参数，其中包括工具和库路径、编译器选项、JTAG和闪存设置，调试器连接已经裸机板支持包(BSP)。SDK也为所有支持的Xilinx IP硬核提供了驱动程序。SDK支持IP硬核（FPGA上）和处理器软件协同调试，我们可以使用高级C或C++语言来开发和调试ARM和FPGA系统，测试硬件系统是否工作正常。SDK软件也是Vivado软件自带的，无需单独安装。ZYNQ的开发也是先硬件后软件的方法。具体流程如下：1) 在Vivado上新建工程，增加一个嵌入式的源文件。2) 在Vivado里添加和配置PS和PL部分基本的外设，或需要添加自定义的外设。3) 在Vivado里生成顶层HDL文件，并添加约束文件。再编译生成比特流文件（*.bit）。4) 导出硬件信息到SDK软件开发环境，在SDK环境里可以编写一些调试软件验证硬件和软件，结合比特流文件单独调试ZYNQ系统。5) 在SDK里生成FSBL文件。6) 在VMware虚拟机里生成u-boot.elf、 bootloader 镜像。7) 在SDK里通过FSBL文件, 比特流文件system.bit和u-boot.elf文件生成一个BOOT.bin文件。8) 在VMware里生成Ubuntu的内核镜像文件Zimage和Ubuntu的根文件系统。另外还需要要对FPGA自定义的IP编写驱动。9) 把BOOT、内核、设备树、根文件系统文件放入到SD卡中，启动开发板电源，Linux操作系统会从SD卡里启动。以上是典型的ZYNQ开发流程，但是ZYNQ也可以单独做为ARM来使用，这样就不需要关系PL端资源，和传统的ARM开发没有太大区别。ZYNQ也可以只使用PL部分，但是PL的配置还是要PS来完成的，就是无法通过传统的固化Flash方式把只要PL的固件固化起来。1.3 学习ZYNQ要具备哪些技能学习ZYNQ比学习FPGA、MCU、ARM等传统工具开发要求更高，想学好ZYNQ也不是一蹴而就的事情。1.3.1 软件开发人员计算机组成原理C、C++语言计算机操作系统tcl脚本良好的英语阅读基础1.3.2 逻辑开发人员计算机组成原理C语言数字电路基础

【产品】峰值输出电流达1.5A的单通道微型高速功率MOSFET/IGBT低边驱动器，容性负载驱动能力高达1000pF科山芯创推出了单通道微型高速功率MOSFET/IGBT低边驱动器COS1415、COS1415R、COS1416、COS1416R。它们采用独特的电路设计可实现高速运行，能够向1000pF容性负载提供1.5A的峰值电流。该系列驱动器通过匹配上升和下降延迟时间，可以提高速度和驱动能力。这些匹配的延迟保持输入到输出脉冲宽度的完整性，以减少时序错误和时钟偏移问题。该系列驱动器使用非重叠驱动技术将动态开关损耗降至最低。 这些器件在其额定功率和电压范围内具有高抗闩锁能力。当接地引脚上出现高达5V的噪声尖峰（任意极性）时，它们不会受到损坏。所有端子均具有高达2.0kV的全面静电放电 (ESD) 保护。COS1415、COS1415R、COS1416、COS1416R驱动器具有宽电源电压工作范围，其工作电压范围为4.5V至25V。该系列驱动器提供SOT23-5封装可用，封装和引脚配置如图1所示。图1 芯片封装和引脚配置产品特征：高峰值输出电流：1.5A宽电源电压工作范围：4.5V至25V在11ns内高容性负载驱动能力1000pF（典型值）短延迟时间：35ns（典型值）匹配的上升/下降时间低输出阻抗低电源电流过热保护欠压锁定非重叠驱动技术ESD保护：2.0kV输入可承受高达5V的负输入绿色SOP8、DIP8和DFN8封装可用应用领域：开关电源功率MOSFET驱动器脉冲变压器驱动器线路驱动器CCD驱动器D类开关放大器电平转换器

【应用】士模微电子推出SNR 92dB多通道同步SAR ADC CM2248，为电池分容化成测试（BFT）设备提高测量精度近几年，在全球碳中和的宏观背景下，新能源汽车市场迎来爆发式增长，带动动力电池装车量持续提升。电池分容化成是电池生产过程中的重要环节，电池厂商对大容量动力电池分容化成测试设备提出了更高的要求：1.需要多通道并联实现更大的电流。2.可以实现更低成本的串联充电(需要高共模电流电压采样)。3.电池分容需要更高精度的电流电压采样（一般0.05%采样精度）。4.低成本，高可靠性。更加灵活的数字闭环拓扑架构更加适应当今BFT设备的要求。能够更方便的实现多通道错相并联，以达到更大电流测试能力。该方案一般需要一颗高精度多通道的同步SAR ADC，采样电池电压电流。该ADC在全温度段的采样精度成了影响BFT设备精度的关键。其具体电路拓扑架构如图1所示：图1电池分容化成数字闭环拓扑架构图士模微电子推出的一款16位，8通道同步采样SAR ADC，其各通道均内置模拟输入钳位保护、二阶抗混叠滤波器。所有通道均能以200Ksps采样率同步采样。与ADI 公司的AD7606和TI 公司的ADS8588管脚兼容。其具体特征如下：双极性模拟输入范围：±10V、±5V8 路同步采样输入完全集成的数据采集解决方案模拟输入钳位保护具有 1MΩ 模拟输入阻抗的输入缓冲器二阶抗混叠模拟滤波器片内精密基准电压及缓冲16 位、200kSPS ADC（所有通道）通过数字滤波器提供过采样功能 性能92dB SNR，-105dB THD±1 LSB INL，±0.8 LSB DNL低功耗：运行模式 150mW，待机模式30mW模拟输入 ESD 可达 8kV所有产品均通过了严苛的可靠性测试综上所述，CM2248在无过采样情况下其信噪比能达到92dB，能够帮助BFT设备实现更高精度的电压电流调节。更低的THD和INL性能助力实现更加稳定的数字闭环。CM2248非常适合应用于电池分容化成的高精度采样，同时CM2248性能上可对标ADI AD7606与TI ADS8588。

在ROBOCON赛事中，许多队伍采用了航模上的锂电池为机器人进行供电，这能够帮助机器人获得更大的功率。但是锂电池使用与储存不当会造成电池过放、损坏甚至引起火灾这样的严重后果。本文中，我将根据我在实验室中的个人经历谈谈该如何对实验室中的锂电池进行管理。首先，我们要了解一下电池什么时候会发生问题。除了针刺火烧等外部损坏，电池主要的问题来源是过充与过放。电池的过充是指电池充电时超过其设计容量的充电量，导致电池内部产生过多的气体和热量，可能引发安全问题。过充还可能导致电池寿命缩短和性能下降。电池的过放是指在使用过程中将电池放电至低于其设计容量的电量，这会导致电池内部化学反应不完全，降低电池的性能和寿命，甚至可能损坏电池。我们实验室使用的绝大多数电池的安全范围在3.7-4.2V之间，也就是说当电池电压高于4.2V的时候有过充风险，当电池电压低于3.7V的时候有过放的风险。其次，我们要了解一下常用航模电池的结构。在实验室中常见的电池有2S、3S、6S这几种。电池里的这几个“S”指的是这一个航模电池是由多少个小电池串联组成，如6S电池指的是由6个小电池组成的电池。在每个电池上，我们会看到，如下图所示的两个接口。 比如这这张图中，左侧的接头是XT90头，能过较大的电流用来充电和放电，右侧的接头是平衡接头，主要作用是在充电的时候保证6个串联的电池的电压均衡以防止电池出现过充或者过放的危险。具体结构如下图所示。 既然知道了电池的结构，那么该如何知道现在电池的状态来防止过充或者过放呢？这时候，我们就要用到俗称“BB响”的低压检测器。注意，使用BB响的时候请保证周围没有成员在休息，因为使用BB响的时候BB响会发出巨大的声响。在使用BB响的时候，一定要注意线序，否则会无法使用。一般来说，BB响的正确插入方法如下。 具体步骤是：将BB响屏幕和电池平衡头漏出金属的那一面面向自己，将他们的左边对齐插入。在一声响声之后，屏幕上首先显示电池的总电压，之后依次显示内部每个电池的电压如此循环往复。当其中一个电池电压低于3.7V时，BB响会发出响声进行报警。从效率的角度考虑，一般我们只看电池的总电压，以6S电池为例，当电池总电压小于6*3.7=22.2V时应该立即停止使用进行充电。不过，出于安全考虑，一般当电池总电压低于23V的时候我们就会停止活动进行充电。除了BB响之外自制电压监测电路也是一个好选择，我们可以使用运放、比较器也可以使用集成芯片，将电压数据传入单片机进而在遥控器等处实时显示，来使训练时的操作手或者调车时的队员能够更方便的得知电池状态。此外，在电池充电时，一定要选择使用大牌子的平衡充，千万不要在这方面贪小便宜，不然可能会造成难以挽回的损失。除了以上几点，最重要的是，要养成管理电池的意识，所有使用电池的成员都应该在手边常备一个BB响，养成时不时去测量电池电压的好习惯，如果遇到电池问题及时报告。只有每个成员都有良好的安全意识，实验室的电池使用才能够安全。

-

大家在看电路原理图的时候，或多或少都会看见许多用英文标注的一些缩写词。本文摘抄一些经典常见的缩写，供大家参考学习。01常用控制接口EN：Enable，使能。使芯片能够工作。要用的时候，就打开EN脚，不用的时候就关闭。有些芯片是高电平使能，有些是低电平使能，要看元器件的数据手册才知。CS：Chip Select，片选。芯片的选择。通常用于发数据的时候选择哪个芯片接收。例如一根SPI总线可以挂载多个设备，DDR总线上也会挂载多颗DDR内存芯片，此时就需要CS来控制把数据发给哪个设备，一般为低电平有效，也就是/CS表示。RST：Reset，重启。有些时候简称为R或者全称RESET。也有些时候标注RST_N，表示Reset信号是拉低生效。INT：Interrupt，中断。中断的意思，就像你正睡觉的时候有人把你摇醒了，或者你正看电影的时候女朋友来了个电话，在处理器中非常常用的一个功能，与“查询”功能相对应。PD：Power Down，断电。断电不一定非要把芯片的外部供电给断掉，如果芯片自带PD脚，直接拉一下PD脚，也相当于断电了。摄像头上会用到这根线，因为一般的摄像头有3组供电，要控制三个电源直接断电，不如直接操作PD脚来的简单。（在USB Type-C接口中有一个Power Delivery也叫PD，跟这个完全不一样，不要看错了。）CLK：Clock，时钟。时钟线容易干扰别人也容易被别人干扰，Layout的时候需要保护好。对于数字传输总线的时钟，一般都标称为xxx_xCLK，如SPI_CLK、SDIO_CLK、I2S_MCLK（Main Clock）等。对于系统时钟，往往会用标注频率。如SYS_26M、32K等。标了数字而不标CLK三个字，也是无所谓的，因为只有时钟才会这么标。CTRL：control，控制。写CONTROL太长了，所以都简写为CTRL，或者有时候用CMD（Command）。SW：Switch，开关。信号线开关、按键开关等都可以用SW。PWM：脉宽调制，通过在一根输出信号线上输出不同占空比的脉冲信号达到传递能量/信息的目的，比如可以控制电机的转速、加一个RC构成DAC电路、开关稳压控制器中也常通过PWM来达到稳压的目的。REF：Reference，参考。例如I_REF，V_REF等。参考电流、参考电压，常用在稳压电路、ADC、DAC中。FB：Feedback，反馈。升压、降压电路上都会有反馈信号，意义和Reference是类似的，芯片根据外部采集来的电压高低，动态调整输出。外部电压偏低了，就加大输出，外部电压偏高了，就减小输出。A/D：Analog/Digital，模拟和数字的。如DBB=Digital Baseband，AGNG=Analog Ground。D/DATA：数据。I2C上叫做SDA（Serial DATA），SPI上叫做SPI_DI、SPI_DO（Data In，Data Out），DDR数据线上叫做D0，D1，D32等。A/Address：地址线。用法同数据线。主要用在DDR等地址和数据分开的传输接口上。其他的接口，慢的像I2C、SPI，快的像MIPI、RJ45等，都是地址和数据放在一组线上传输的，就没有地址线了。02常用方向的标识TX/RX：Transmit，Receive，发送和接收。这个概念用在串口（UART）上是最多的，一根线负责发送，一根线负责接收。这里要特别注意，一台设备的发送，对应另一台设备就是接收，TX要接到RX上去。如果TX接TX，两个都发送，就收不到数据了。为了防止出错，可以标注为：UART1_MRST、UART1_MTSR。Master RX Slave TX的意思。Master就是主控芯片，Slave就是从设备。TX、RX很容易标错的，尤其是原理图有几十页的情况下。P/N：Positive、Negative，正和负。用于差分信号线。现在除了DDR和SDIO之外，其他很少有并行数据传输接口了。USB、LAN、MIPI的LCD和Camera、SATA等等，高速数据总线几乎都变成了串行传输数据了。串行信号线速度很高，随便就上GHz，电压很低只有几百毫伏，因此很容易被干扰，要做成差分信号，即用两根线传一个数据，一个传正的一个传负的。传到另外一边，数据相减，干扰信号被减掉，数据信号负负得正被加倍。对于RESET_N这样的信号来讲，只起到重点标注的作用，表示这个RESET信号是拉低才生效的。大部分设备都是低有效的RESET，偶尔会有一些设备拉高RESET。L/R：Left、Right。通常用于音频线，区分左右。有些时候如喇叭的信号是通过差分来传输的，就是SPK_L_N、SPK_L_P这样的标识。如下图，某2.1声道智能音箱音频输出（喇叭连接器端）。TAS5751是音频功放，HF是高频High frequency（2.1音响有专门的低频输出）。P和N用 和-代替。03常用设备缩写BB：Baseband，基带处理器。十几年前的的手机芯片只有通信功能，没有这么强大的AP（跑系统的CPU），手机里的主芯片都叫做Baseband基带芯片。后来手机性能强大了，还是有很多老工程师习惯把主芯片叫做BB，而不是叫CPU。P（GPIO）：很多小芯片。例如单片机，接口通用化比较高，大部分都是GPIO口，做什么用都行，就不在管脚上标那么清楚了，直接用P1，P2，P1_3这样的方式来标明。P多少就是第多少个GPIO。P1_3就是第1组的第3个GPIO。（不同组的GPIO可能电压域不一样）BAT：Battery，电池。所有的电池电压都可以叫做VBAT。CHG：Charge，充电。CAM：Camera，摄像头。LCD：显示器。TP：Touch Panel，触摸屏。（注意不要和Test Point测试点搞混了）DC：Direct Current，直流电。用在设备上通常用作外部直流输入接口，而不是指供电方式或者供电电压什么的。例如VCC_DC_IN的含义，就是外部DC接口供电。

-

-

产品系列：Xilinx：UltraScale SOC系列、ZYNQ系列、Kintex-7 系列、Artix-7 系列、Spartan-7 系列、Spartan-6 系列Altera/Intel：Cyclone 10 系列、Cyclone IV 系列国产：紫光同创FPGA 系列专注于FPGA研发设计的高新技术企业，公司业务范围包括：ALINX品牌的FPGA开发套件、提供完整的FPGA技术方案、可提供FPGA软硬件定制服务、FPGA技术培训服务。